Entwurfsmethodik für digitale Systeme

Aktuelle studentische Arbeiten

Yu Hong (Bachelorarbeit)
Aufgabenstellung: Verifikation von VHDL-Beispielprogrammen und statistische Aufbereitung der Fehlerdaten
Für eine Sammlung vorgegebener VHDL-Beispielprogramme zur Vorlesung Entwurf digitaler Schaltungen ist der Umfang der Testbeispiele zu erweitern. Die dabei gefundenen Fehler sind zu dokumentieren und zu klassifizieren. Die Klassifizierung soll sich zum einen nach der Art der Fehler richten (fehlerhafte Vereinbahrungen, Fehler im Algorithmus, ...) und zum anderen den Aufwand für die Fehlersuche beschreiben (z.B. nach dem fünften mal durchlesen oder mit dem 11. Testbeispiel gefunden). Die genaue Klassifizierung und die Art der statistischen Aufbereitung der Daten hängt von der Anzahl der Fehler ab, die gefunden werden, und ist noch abzustimmen. In der schriftlichen Ausarbeitung in Form einer pdf-Datei sind exemplarische Beispiele für Tests, insbesondere solche, die viele Fehler aufgedeckt haben, und das Gesamtergebnis im statistischen Sinne zu dokumentieren.

Literatur:

  • G. Kemnitz: Test und Verlässlichkeit von Rechner. Springer, 2007
  • G. Kemnitz: Entwurf digitaler Schaltungen (Skript zur Vorlesung). 2010
  • Peter J. Ashenden: The Designer's Guide to VHDL, Morgan Kaufmann Publishers, Inc. 2006