Grundlagen der Digitaltechnik (3V1Ü) (früher: Entwurf digitaler Schaltungen)

(C. Giesemann)

Die Vorlesung führt in den rechnergestützten Entwurf digitaler Schaltungen ein. Behandelt werden das logische und das Zeitverhalten, Automaten und andere Verhaltensmodelle für sequentielle Schaltungen, Rechenwerke, Simulation, Synthese und Logikoptimierung. Im begleitenden Praktikum digitaler Schaltungsentwurf I werden digitale Schaltungen entworfen, simuliert, in programmierbare Logikschaltkreise programmiert und ausprobiert.

Foliensätze [F], Handouts für den Ausdruck [H] und Beispielprogramme [P]

• [F1] [H1] Einführung
  1. Einleitung: Einleitung, Aufbau, Überblick.
  2. Standardschaltkreise: Entwurf eines Zählers, Test der Zählfunktion, Zustandsregister, Leiterplattenentwurf.
  3. VHDL + FPGA: Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation.
• [F2] [H2] [P2] Simulation
  1. Einführung in VHDL: Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation.
  2. Strukturbeschreibung: Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen.
  3. Laufzeittoleranz: Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse.
  4. Speicher: Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher.
• [F3] [H3] Synthese und Schaltungsoptimierung
  1. Synthese: Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints.
  2. Asynchrone Eingabe: Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes.
  3. Schaltungsoptimierung: Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD).
• [F4] [H4] [P4] Rechenwerke und Operationsabläufe
  1. Rechenwerke: Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter.
  2. Automaten: Entwurf mit KV-Diagrammen, Beschreibung in VHDL, redundante Zustände, Spezifikation und Entwurf.
  3. Operationsabläufe: serielle Schnittstelle, serieller Addierer, Dividierer.
• [F5] [H5] Vom Transistor zur Logikschaltung
  1. Gatterentwurf: MOS-Transistoren als Schalter, FCMOS-Gatter, deaktivierbare Treiber, Transfergatter und Multiplexer, geometrischer Entwurf.
  2. Signalverzögerung: Inverter, Logikgatter, Puffer.
  3. Latches und Register.
  4. Blockspeicher: SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher.
  5. Programmierbare Logikschaltkreise.
  6. Schaltungsentwurf mit FPGAs.
• [F6] [H6] [P6] Rechnerstrukturen
  1. CORDIC: Algorithmus, Simulation des Algrithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen.
  2. MiPro (Minimalprozessor): Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele.
  3. RISC-Prozessor: Pipeline-Verarbeitung, Simulationsmodell, Testbeispiele.

• Große Übung 1: Logik und Signalverläufe [G1] 21.04.2022 Hörsaal
• Laborübung 1: Schaltungsentwurf mit Standardschaltkreisen [L1] 28.04.2022 Labor, 10:15 bis 11:45, wenn nötig auch 8:30 bis 10:00
• Laborübung 2: Schaltungsentwurf in VHDL mit FPGA [L2] 05.05.2022 Labor, 10:15 bis 11:45, wenn nötig auch 8:30 bis 10:00 [EDS_GU2.zip]
• Große Übung 2: Signaldarstellung, Signalverläufe, Strukturbeschreibung [G2] 12.05.2022 Hörsaal
• Große Übung 3: Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese [G3] 19.05.2022 Hörsaal
• Große Übung 4: Signalflussplan, Zwischenabtastung, Asynchrone Übertragung [G4] 02.06.2022 Hörsaal
• Große Übung 5: Register, Sythesefähige Prozesse [G5] 16.06.2022 Hörsaal
• Große Übung 6: Schaltungsumformung, KV, Quine/McCluskey, OBDD [G6] 23.06.2022 Hörsaal
• Große Übung 7: Automaten [G7] 30.06.2022 Hörsaal
• Große Übung 8: FCMOS [G8] 07.07.2022 Hörsaal
• Laborübung 3: Test einer UART [L3] [uart.zip] [USB-LOGI-500] 14.07.2022 Labor, 10:15 bis 11:45, wenn nötig auch 8:30 bis 10:00
• Große Übung 9: CMOS, Transfergatter, Register [G9] 21.07.2022 Hörsaal
• Große Übung Klausur: Rechnen einer Klausur 28.07.2022 Hörsaal

Die Lösungen sind als PDF mit Dateinamen

EDS_<anr>_<name>_<matr>_<opt>.pdf

(<anr> – Aufgabenummer, <name> – ihr Name, <matr> – ihre Matrikel-Nummer, <opt> – optionales Kürzel bei mehreren Dateien) bis zu den in der Ablauftabelle angegebenen Tagen per E-Mail an

ha-eds(at)in.tu-clausthal.de

zu schicken. Sie werden korrigiert und zurückgesendet. Bei den Hausübungen ist keine Gruppenarbeit zulässig.

1. [HA1] , Abgabe 29.04.2022
2. [HA2] , Abgabe 13.05.2022 (Bearbeitungszeit 2 Wochen), Programmdateien: [PHA2],
   • Links zum Download des Simulators und des Wave-Viewers: [ghdl] [GTKWave].
   • Video mit Installationsanleitung: [VG]
3. [HA3] , Abgabe 20.05.2022, Programmdateien: [PHA3]
4. [HA4] , Abgabe 27.05.2022, Programmdateien: [PHA4]
5. keine Abgaben am 02.06.2022 und 09.06.2022
6. [HA5] , Abgabe 17.06.2022
7. [HA6] , Abgabe 24.06.2022
8. [HA7] , Abgabe 01.07.2022
9. [HA8] , Abgabe 08.07.2022 bis zur Laborübung!, Programmdateien: [PHA8]
10. [HA9] , Abgabe 15.07.2022

ghdl unter Debian 9.8 und unter Ubuntu 18.04.2

Man kann ghdl aus den debian repos gcc-6-base in der version 6.3.0 herunterladen und installieren. Quellen:

• packages.debian.org/stretch/amd64/gcc-6-base/download
• packages.debian.org/stretch/amd64/libgnat-6/download

Zur Vermeidung von Konflikten durch das gcc-Downgrade von Version 6.5 auf Version 6.3 empfiehlt sich die Installation in einer virtuellen Maschine.

Ergebnisse:

Den Leistungsnachweis für die Hausübungen gibt es ab insgesamt 50 Übungspunkte. Ab 100 HP (Hausübungspunkten) gibt es 2 BP (Bonuspunkte), sonst ab 88 HP gibt es 1.5 BP, sonst ab 76 HP gibt es 1 BP und sonst ab 64 HP gibt es 0.5 BP für die Prüfungsklausur.

(LNE - Leistungsnachweis erteilt, BP - Bonuspunkte für die Prüfungsklausur)

1. G. Kemnitz: Technische Informatik Band 2: Entwurf digitaler Schaltungen. Springer. 2011.
2. P. J. Ashenden: Designer's Guide to VHDL. Morgan Kaufmann Publishers. 2008.
3. J. Reichert, B. Schwarz: VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme. Oldenbourg. 2009
4. VHDL-Books Nur im Uni-Netz verfügbar, extern ist [VPN] nötig.

Die Prüfungsklausur zu Grundlagen der Digitaltechnik wird im September/Oktober 2022 stattfinden. Genauere Details folgen zu gegebener Zeit. Erlaubte Hilfsmittel für die Prüfung sind eigene Ausarbeitungen und Taschenrechner. Zu den eigenen Ausarbeitungen zählen Mitschriften, die Foliensätze bzw. Handouts mit eigenen Kommentaren, die zurückgegebenen korrigierten Hausübungen, selbst angefertigte schriftliche Prüfungsvorbereitungen und Bücher mit Lesezeichen und Notizzetteln. Kommunikation mit anderen Personen ist während der Prüfung untersagt.