EDS - SS13

(G. Kemnitz, C. Giesemann)

Die Vorlesung führt in den rechnergestützten Entwurf digitaler Schaltungen ein. Behandelt werden das logische und das Zeitverhalten, Automaten und andere Verhaltensmodelle für sequentielle Schaltungen, Rechenwerke, Simulation, Synthese und Logikoptimierung. Im begleitenden Praktikum digitaler Schaltungsentwurf I werden digitale Schaltungen entworfen, simuliert, in programmierbare Logikschaltkreise programmiert und ausprobiert.

Inhalt der Lehrveranstaltung

  1. Modellbildung und Simulation: Funktion, Struktur, Simulation, Laufzeittoleranz, Register, asynchrone Eingabe, sequentielle Schaltungen.
  2. Vom Transistor zur Schaltung: Gatter, Speicherzellen, Blockspeicher, programmierbare Logikschaltungen.
  3. Synthese und Logikoptimierung: Register-Transfer-Synthese, Schaltungsvereinfachung, Zahlendarstellung, Rechenwerke.
  4. Beispielentwürfe

Zielgruppe: Bachelor Informatik, Technische Informatik
Credits: (ECTS): 6

Große Übungen

ÜbungAufgabenblatt
11.04.13[Schaltungen und Signale]
25.04.13[Rechnerübung mit dem Simulator ghdl]
16.05.13[Laufzeitanalyse, Registerschaltungen]
30.05.13[Automaten]
13.06.13[Transistorschaltungen]
27.06.13[Synthese, Logikoptimierung]
11.07.13Prüfungsvorbereitung

Hausübungen

VL-WocheAufgabenblattPunkteAbgabeterminLösung
1[EDS-SS12-Ueb1.pdf]811.04.2013 
2[EDS-SS12-Ueb2.pdf]1218.04.2013 
3[EDS-SS12-Ueb3.pdf]1325.04.2013 
4[EDS-SS12-Ueb4.pdf]1202.05.2013 
5[EDS-SS12-Ueb5.pdf]1216.05.2013 
6[EDS-SS12-Ueb6.pdf]1430.05.2013 
7[EDS-SS12-Ueb7.pdf]1606.06.2013 
8[EDS-SS12-Ueb8.pdf]1413.06.2013 
9[EDS-SS12-Ueb9.pdf]1420.06.2013 
  • Bei Fragen zu ghdl und zur Synthese befinden sich auf der Seite mit den Web-Pojekten getestete Beispielprogramme, die in den Aufgaben jeweils abzuändern sind.
  • In den letzten beiden Vorlesungswochen gibt es keine Hausübungen mehr.
Teilnehmer und Ergebnisse
Matr.-Nr.A1(8)A2(12)A3(14)A4(12)A5(10)A6(14)A7(16)A8(14)A9(14)SumZP
2937588,011,513,08,07,513,011,5n.a.8,080,52,5
3944777,511,510,511,09,0n.a.10,55,0n.a.65,02,0
3950766,09,011,58,010,010,513,013,011,092,03,0
3982138,011,511,510,012,012,015,510,511,5102,53,5
3999538,08,58,510,54,53,013,54,011,071,52,5
4004117,011,09,510,58,53,510,04,512,076,52,5
4020598,011,012,510,010,57,5n.a.11,011,081,52,5
4026647,511,010,09,011,09,08,0n.a.n.a.65,52,0
4037067,011,012,06,010,012,012,57,010,588,03,0
4040827,010,512,59,010,010,513,012,010,094,53,0
4040997,58,512,5n.a.9,08,510,0n.a.10,066,02,0
4117328,010,511,511,011,511,016,010,511,5101,53,5
4248978,010,513,010,08,510,011,0n.a.12,083,03,0
4254038,09,010,07,5n.a.n.a.n.a.n.a.n.a.34,51,0

n.a. -- nicht abgegeben;
2 Zusatzpunkte erhöhen das Prüfungsergebnis um eine Notenstufe, z.B. von 2.0 auf 1.7

Dokumente

Literatur

  1. G. Kemnitz: Technische Informatik Band 2: Entwurf digitaler Schaltungen. Springer. 2011.
  2. P. J. Ashenden: Designer's Guide to VHDL. Morgan Kaufmann Publishers. 2008.
  3. J. Reichert, B. Schwarz: VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme. Oldenbourg. 2009
  4. VHDL-Books

Aktuelles

Die Prüfungsklausur "Entwurf digitaler Schaltungen" findet am Montag, den 22.07.2013 im Seminarraum B im Institut für Mathematik statt.

Erlaubte Hilfsmittel für die Prüfung sind eigene Ausarbeitungen und Taschenrechner. Zu den eigenen Ausarbeitungen zählen Mitschriften, die ausgeteilten Foliensätze mit eigenen Kommentaren, die zurückgegebenen korrigierten Hausübungen und selbst angefertigte schriftliche Prüfungsvorbereitungen. Laptops, Handys, Bücher und fremde Ausarbeitungen sind nicht zugelassen.

Organisation

Die Veranstaltung hat einen Gesamtstundenumfang von 3V+1Ü. Am Mittwoch ist immer Vorlesung und Donnerstag findet alle zwei Wochen eine Übung statt. Es gibt jede Woche Hausübungen. Abgegebene Hausübungen werden korrigiert zurückgeben. Die erreichten Punkte fließen in Form von Bonuspunkten in die Prüfungsnote mit ein. Studierende in Studiengängen, für die die Hausübung eine Prüfungsvorleistung ist, müssen mindesten 50% der Punkte in den Hausübungen erreichen.

EDS - SS12

SS 2012

EDS - SS11

SS 2011

EDS - SS10

SS 2010