

# Grundlagen der Digitaltechnik Foliensatz 5: Vom Transistor zur Schaltung <sub>G. Kemnitz</sub>

#### Institut für Informatik, TU Clausthal (EDS\_F5) 23. Februar 2021

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 1/135



#### Inhalt F5: Vom Transistor zur Schaltung

#### Gatterentwurf

- 1.1 MOS-Transistoren als Schalter
- 1.2 FCMOS-Gatter
- 1.3 Deaktivierbare Treiber
- 1.4 Transfergatter und Multiplexer
- 1.5 Geometrischer Entwurf Signalverzögerung
- 2.1 Inverter
- 2.2 Logikgatter
- 2.3 Puffer

#### Latches und Register

3.1 Speicherzellen

- 3.2 Latches
- 3.3 Register
- 3.4 Taktversorgung

#### Blockspeicher

- 4.1 SRAM
- 4.2 Mehrport- und Assoziativspeicher
- 4.3 DRAM
- 4.4 Festwertspeicher Programmierbare Logikschaltkreise Schaltungsentwurf mit FPGAs



#### Logikschaltungen dürfen nicht kompliziert sein

Um die heutigen digitalen Schaltkreise entwerfen und produzieren zu können, darf von den Millionen von Transistoren und Leitungen je Chip im Mittel $\leq 1$ fehlerhaft sein oder ausfallen. Erreicht wird das durch

- einen hohen Automatisierungsgrad beim Entwurf und der Fertigung,
- Schaltelemente mit langer Lebensdauer, ...
- einfache Schaltungen.

#### Tatsache

Digitale Grundschaltungen sind einfach aufgebaut, zu verstehen und zu Systemen zu verschalten.

# TU Clausthal

#### Schaltelemente – historische Sicht

Als Schaltelemente dienten historisch gesehen nacheinander:

- Relais (elektromagnetische Schalter): groß, großer Stromverbrauch, langsam, geringe Lebensdauer.
- Elektroröhren: schneller, aber immer noch groß, großer Stromverbrauch, geringe Lebensdauer.
- Bipolartransistoren: schneller, kleiner wesentlich langlebiger und wesentlich geringerer Stromverbrauch.
- MOS-Transistor: ps bis ns Verzögerung, extrem niedriger Stromverbrauch je Operation, hohe Integrationsdichte.

Grundkenntnisse der aktuellen Schaltungstechnik werden vor allem für die Abschätzungen der Realisierbarkeit, des Aufwands, der Geschwindigkeit und des Stromverbrauchs benötigt.



# Gatterentwurf

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 5/135



#### MOS-Transistoren als Schalter

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 6/135

# MOS-Transistoren als Schalter

CMOS-Gatter bestehen aus zwei Arten von Transistorschaltern:

- NMOS-Transistoren zum Schalten einer Verbindung nach '0' (⊥, Masse, negativer Anschluss der Spannungsversorgung) und
- PMOS-Transistoren zum Schalten einer Verbindung nach '1' (U<sub>V</sub>, positiver Anschluss der Spannungsversorgung).





Ein NMOS-Transistor schaltet bei einer '1' (hoher Spannung) am Gate ein und ein PMOS-Transistor bei '0' (niedriger Spannung) am Gate ein, d.h. er invertiert.

Transistorschalter	Schaltsymbol komplett vereinfacht	Funktion
Low-Side-Schalter (NMOS-Transistor)		$\begin{array}{c c} G & S \rightarrow D \\ \hline 0 & 0 \\ 1 & 1 \end{array}$
High-Side-Schalter (PMOS-Transistor)	$\begin{array}{ccc} S & U_V & S \\ G & \dashv \begin{matrix} \downarrow \\ \neg \\ \neg \\ D & D \end{array} & D \end{array}$	$\begin{array}{c c} G & S \rightarrow D \\ \hline 0 & 1 \\ 1 & 0 \end{array}$

In der vereinfachten Schaltungsdarstellung werden die mit $U_{\rm V}$  und Masse verbundenen Bulk-Anschlüsse weggelassen.

## Aufbau und Funktion von MOS-Transistoren

MOS-Transistoren bestehen aus n- und p-leitfähigen Gebieten. P-leitfähig bedeutet, dass die beweglichen Ladungsträger positiv geladen sind (Löcher) und n-leitfähig, dass sie negativ geladen sind (bewegliche Elektronen). Die Leitfähigkeit wird durch die gezielte Einbringung von Fremdatomen in das Kristallgitter (Dotierung) eingestellt.





NMOS-Transistoren bestehen aus einem schwach p-leitfähigen Bulk mit eingebrachten stark n-leitfähigen Source- und Drain-Gebieten und einem stark p-leitfähigem Gebiet für den Bulk-Anschluss. Über dem Kanal zwischen dem Source- und dem Drain-Gebiet befindet sich isoliert durch eine dünne SiO<sub>2</sub>-Schicht der Steueranschluss das Gate. Ein PMOS-Transistor ist genauso aufgebaut, nur sind n- und p-Leitfähigkeit vertauscht.



Über den Halbleitergebieten befinden sich, getrennt durch Isolationsschichten Metallebenen für die Verdrahtung der Transistoren zu Gattern und Funktionsblöcken (nicht dargestellt).



## Feldeffekt (NMOS-Transistor)

Mit dem Bulk an Masse sind die pn-Übergänge von den n-leitfähigen Source- und Drain-Gebieten zum p-leitfähigen Bulk gesperrt. Die Gate-Isolator-Halbleiter-Struktur bildet einen Plattenkondensator. Bei einer schwach positiven Gate-Spannung  $U_{\rm G}$  kleiner der Einschaltspannung  $U_{\rm th}$  (Eingabe null) driften die p-Ladungen unter dem Gate weg und hinterlassen ortsfeste negative Ladungen. Die pn-Übergänge zu Source und Drain bleiben gesperrt. Die Drain-Source-Verbindung ist ausgeschaltet.



G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



Bei einer großen Gate-Spannung  $U_{\rm g} > U_{\rm th}$  (Eingabe eins) lädt sich der Kanal unter dem Gate soweit negativ auf, dass die beweglichen Elektronen vom Source<sup>1</sup> in den Kanal diffundieren. Es bildet sich eine n-leitfähige vom Bulk isolierte Verbindung vom Source zum Drain.



Ein PMOS-Transistor funktioniert genauso. Nur sind p- und n-Leitfähigkeiten und alle Spannungsvorzeichen umgekehrt.

<sup>1</sup>Der Bezeichner Source bedeutet Quelle der beweglichen Ladungsträger. Das ist von den beiden Kanalanschlüssen beim NMOS-Transistor der mit dem niedrigeren und beim PMOS-Transistor der mit dem höheren Potential. Source und Drain können während des Betriebs ihre Rollen tauschen.

## Der CMOS-Inverter



Ein CMOS-Inverter besteht aus einem NMOS-Transistor, der bei einer Eins am Eingang den Ausgang mit Masse und einem PMOS-Transistor, der bei einer Null am Eingang den Ausgang mit  $U_{\rm V}$  verbindet.

x	NMOS-Transistor	PMOS-Transistor	y
0	ausgeschaltet	eingeschaltet	1
1	eingeschaltet	ausgeschaltet	0



# Schaltermodell

Transistorschalter	Schaltsymbol komplett vereinfacht	Funktion
Low-Side-Schalter (NMOS-Transistor)		$ \begin{array}{c c} G & S \rightarrow D \\ \hline 0 & 0 \\ 1 & 1 \end{array} $
High-Side-Schalter (PMOS-Transistor)	$\begin{array}{ccc} S & U_V & S \\ G & \dashv \vdash & & & \\ D & D & & D \end{array}$	$ \begin{array}{c cc} G & S \rightarrow D \\ \hline 0 & 1 \\ 1 & 0 \end{array} $

Mit der Festlegung, dass null klein oder aus und eins groß oder ein bedeutet, schaltet ein NMOS-Transistor die Verbindung zu Masse nichtinvertierend und ein PMOS-Transistor die Verbindung zur Versorgungsspannung  $U_{\rm V}$  invertierend.

#### Geschaltete Transistornetzwerke

	NMOS-Netzwerk Struktur Funktion	PMOS-Netzwerk Struktur Funktion
Reihenschaltung	$\begin{array}{ccc} x_1 & x_2 \\ \downarrow & \downarrow \\ \hline \end{array}  - \begin{array}{c} x_1 \wedge x_2 \end{array}$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
Parallelschaltung	$x_1 \rightarrow x_2 \rightarrow x_1 \lor x_2$	$x_1 \rightarrow x_2 - \overline{x_1 \lor \overline{x_2}} - \overline{x_1 \lor \overline{x_1}} $
gemischte Reihen- und Parallelschaltung	$x_3 \rightarrow (x_1 \lor x_2) \land x_3$ $x_1 \rightarrow (x_1 \lor x_2) \land x_3$ $x_2 \rightarrow (x_1 \lor x_2) \land x_3$	$\begin{array}{c} x_3 \neg \neg \square \\ x_1 \neg \neg \square \neg \square \neg \square \neg \neg \square \neg \neg \neg \neg \neg \neg \neg \neg \neg $

Eine Parallelschaltung ist eine ODER- und eine Reihenschaltung eine UND-Verknüpfung. NMOS-Transistoren sind zum Schalten von Verbindungen zu '1' und PMOS-Transistoren von Verbindung zu '0' elektrisch problematisch.

## Vom geschalteten Netzwerk zum Gatter



Der Gatterausgang kann entweder mit eins  $(U_V)$ , mit null (Masse) verbunden oder isoliert sein ('Z', hochohmig). Ein hochohmiges Signal speichert seinen Wert in der Lastkapazität und wird nach kurzer Zeit ungültig (Wert unvorhersagbar). Null und eins setzen sich gegenüber 'Z' durch. Gleichzeitig null und eins ist nur kurzzeitig während der Schaltvorgänge erlaubt.



#### NOR-Gatter



# Gatter, dessen Ausgang auch hochohmig gesteuert werden kann



#### Tatsache

Der Entwurf frei strukturierter Gatter erfolgt nach einfachen logischen Regeln.



#### FCMOS-Gatter

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 19/135



#### FCMOS-Gatter

FCMOS bedeutet vollständig komplementär (Full Complementary). Der Ausgang ist stationär immer entweder mit '1' oder '0' verbunden:



Die Funktion des PMOS-Netzwerks  $f_{\rm p}(\mathbf{x})$  ist identisch mit der des Gatters  $f(\mathbf{x})$  und die Funktion des NMOS-Netzwerks  $f_{\rm n}(\mathbf{x})$  ist die negierte Funktion davon:

$$\begin{aligned} f_{n}\left(\mathbf{x}\right) &= & \bar{f}\left(\mathbf{x}\right) \\ f_{p}\left(\mathbf{x}\right) &= & f\left(\mathbf{x}\right) \end{aligned}$$



#### Das einfachste Gatter, der Inverter



$$\begin{aligned} f_{\rm n} &= x \\ f_{\rm p} &= \bar{x} \end{aligned}$$

#### Jeweils die Funktion eines Einzeltransistors.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### Entwurf eines NAND-Gatters

$$y\left(\mathbf{x}\right) = \overline{x_1 x_2}$$

NMOS-Netzwerk: Umformung doppelte Negation. Aus UND wird eine Reihenschaltung.

$$f_{n}\left(\mathbf{x}\right) = \overline{\overline{x_{1}x_{2}}} = x_{1}x_{2}$$

PMOS-Netzwerk: Umformung mit der De Morganschen Regel. Aus ODER wird eine Parallelschaltung.

$$f_{p}(\mathbf{x}) = \overline{x_{1}x_{2}} = \overline{x}_{1} \lor \overline{x}_{2}$$

$$x_{1} \dashv \overbrace{x_{2}}^{u} \dashv \overbrace{y}$$

$$x_{1} \dashv \overbrace{x_{2}}^{u} \dashv \overbrace{y}$$

$$x_{2} \dashv \overbrace{u}^{u}$$

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### NOR-Gatter

$$y(\mathbf{x}) = \overline{x_1 \vee x_2}$$
  
$$f_n(\mathbf{x}) = x_1 \vee x_2$$
  
$$f_p(\mathbf{x}) = \overline{x}_1 \overline{x}_2$$



Komplexgatter:

$$y(\mathbf{x}) = \overline{x_1 x_2 \vee x_3 x_4}$$
  
$$f_n(\mathbf{x}) = x_1 x_2 \vee x_3 x_4$$
  
$$f_p(\mathbf{x}) = (\overline{x}_1 \vee \overline{x}_2) (\overline{x}_3 \vee \overline{x}_4)$$



1. Gatterentwurf

Jede Variable in den Ausdrücken von  $f_n$  und  $f_p$  kostet einen Transistor. Vor der Nachbildung durch Transistornetzwerke ist die Anzahl der Variablen in den Ausdrücken entsprechend zu minimieren. Beispiele:

$$y = \overline{(x_1 x_2 x_3) \lor x_1 \lor x_2} = \overline{x_1 \lor x_2}$$

 $y = \overline{x_1 x_2 \lor x_1 x_3 \lor x_2 x_3} = \overline{x_1 (x_2 \lor x_3) \lor x_2 x_3}$ 

Mit einem FCMOS-Gatter sind die Funktionen aller negierten Ausdrücke aus UND- und ODER-Verknüpfungen nachbildbar. Andere Funktionen benötigen zur Nachbildung mehrere Gatter oder zusätzliche Inverter für die zu invertierenden Ein- und Ausgangssignale.





 $U_V$  $\bar{x}_1$ 

 $U_{\rm V}$ 

y

#### EXOR-Gatter

1-Bit-Addition unter Vernachlässigung des Übertrags:

 $y = x_1 \oplus x_2$ 

$$y = 0 \text{ wenn } x_1 = x_2:$$

$$f_n = \overline{x_1 \oplus x_2}$$

$$= x_1 x_2 \vee \overline{x}_2 \overline{x}_1$$

$$y = 1 \text{ wenn } x_1 \neq x_2:$$

$$f_p = x_1 \oplus x_2$$

$$= \overline{x}_1 x_2 \vee x_1 \overline{x}_2$$

$$y = 1 \text{ wenn } x_1 \neq x_2:$$

$$x_2 \rightarrow \overline{x_2} - \overline{x_2$$



#### Deaktivierbare Treiber

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 26/135



# Deaktivierbare Treiber





#### Ein Bus in einem Rechner

- ist ein zentraler Informationsknoten,
- oft mit mehreren Treibern,
- von denen nur ein Treiber gleichzeitig senden darf.

Bustreiber müssen deaktivierbar (hochohmig schaltbar) sein.



#### Treiber für ein Bitsignal



$$\begin{aligned} f_{\rm p} &= E \wedge \bar{x} \\ f_{\rm n} &= E \wedge x \end{aligned}$$

Das PMOS-Netzwerk benötigt das invertierte Freigabesignal  $\bar{E}$ . Bereitstellung mit einem zusätzlichen Inverter.



# Pull-Up- und Pull-Down-Elemente

Gatter mit Pull-Down-Widerstand  $y_{\rm p} \in \{'{\rm Z}', \, '1'\}$ 



Gatter mit Pull-Up-Widerstand  $U_{\rm V}$  ('1')



- Ein Pull-Down-Element erzeugt eine schwache Null, std\_logic-Wert 'L'.
- Ein Pull-Up-Element erzeugt eine schwache Eins, std\_logic-Wert 'H'.
- Schwache Werte überschreiben 'Z'.
- Starke Wert ('0', '1') überschreiben schwache Werte ('L', 'H', 'Z').



# NOR-Gatter mit Pull-Up-Widerstand



Das Pull-Up-Element ersetzt das PMOS-Netzwerk. Die Nachfolgeschaltung unterscheidet nicht zwischen schwachen und starken Signalwerten.

- Vorteil: weniger geschaltete Transistoren.
- Nachteil: Stromaufnahme außerhalb der Schaltvorgänge ist größer null.

#### Geladene Kapazität als Pull-Up-Element



• T = 0: aufladen.

1. Gatterentwurf

- T = 1: nur entladen, wenn  $y_n = 0$ .
- $\blacksquare$  Pull-Up-Element ersetzt Reihenschaltung aus n Transistoren.
- Nachteil: Taktsignal erforderlich, verkürztes Gültigkeitsfenster.



#### Bus mit mehreren Signalquellen (Wired-AND)

- Signalquellen, bestehend aus dem Pull-Down-Netzwerk + Busverbindung mit Pull-Up-Element.
- Wenn alle Quellen 'Z', Bussignal 'H', sonst '0'.



 Fehler-/Kollisionserkennung: NOR-Gatter, das kontrolliert, ob auf dem Bus eine '1' ankommt, wenn die aktive Quelle 'Z' sendet.



## Transfergatter und Multiplexer

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 33/135

#### Transfergatter

Ein Transfergatter ist ein Schalter zur Weiterleitung einer  $>0 \ll$  oder einer  $>1 \ll$ . Es besteht aus einer Parallelschaltung eines NMOS- und eines PMOS-Transistors, die zueinander invertiert angesteuert werden<sup>2</sup>.



<sup>2</sup>Weiterleiten einer Eins mit einem NMOS-Transistor bzw. einer Null mit einem PMOS-Transistor dauert länger und liefert Ausgangsspannungen näher am verbotenen Bereich. Langsamer und unzuverlässiger.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

# Ein 2:1-Multiplexer

Funktion:

$$y = \begin{cases} x_1 & \text{wenn} \, s = 0\\ x_2 & \text{wenn} \, s = 1 \end{cases}$$

Realisierbar aus zwei wechselseitig angesteuerten Transfergattern. Die Konstante null braucht keinen PMOS- und die Konstante eins keinen NMOS-Transistor zur Weiterleitung. Ein Umschalter zwischen null und eins hat dieselbe Schaltung wie ein Inverter.



G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



# $\text{ROBDD}^3 \Rightarrow \text{Multiplexer} \Rightarrow \text{Transistorschaltung}$



 $^{3}$ ROBDD **R**educed **O**rdered **B**inary **D**ecision **D**iagram – binäres Entscheidungsdiagramm zur Beschreibung einer logischen Funktion.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 36/135


#### Geometrischer Entwurf

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 37/135

#### Geometrischer Entwurf

1. Gatterentwurf



Anordnung von Flächenelementen. Die Schichtfolge in der Tiefe legt der Fertigungsprozess fest. Die Verdrahtung erfolgt darüber in mehreren isolierten Metallschichten mit Durchkontaktierungen.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### Entwurf eines Inverters

Die Source- und Drain-Gebiete sind parallel angeordnete Streifen. Das Gate ist ein Polysilizium-Streifen darüber, der bei der Fertigung als Maske für den Kanal zwischen den Source- und Draingebieten dient. Durchkontaktierungen sind mit Metall gefüllte Löcher in Isolationsschichten. Jede Technologie hat Entwurfsregeln



für Minimalabmessungen, Minimalabstände, Minimalüberlagerungen,

... die vor der Maskenerstellung automatisch geprüft werden.



#### Das Ziel des geometrischen Entwurfs ist eine platzsparende Anordnung:

- Reihenschaltung: hochdotierter Streifen mit mehreren Gates.
- Parallelschaltung: zusätzliche Zwischenabgriffe.
- Trennung nach PMOS- und NMOS-Netzwerken.





G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 41/135



Die Signalverzögerungen einer Verarbeitungsfunktion – Einzelgatter und Schaltungen aus Gattern – wurden bisher mit einem Toleranzschema aus einer Haltezeit  $t_{\rm h}$  und einer Verzögerungszeit  $t_{\rm d}$ beschrieben. Bei jeder Eingabeänderung bleibt das Ausgabesignal mindestens für die Haltezeit  $t_{\rm h}$  unverändert. Eine neue gültige Eingabe bewirkt spätestens nach der Verzögerungszeit  $t_{\rm d}$  eine neue gültige Ausgabe.



Dieser Abschnitt untersucht die Abhängigkeiten beider Zeitparameter von Schaltungs- und Geometriemerkmalen.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

× K

#### Modellierung als geschaltetes RC-Glied



 $(R_{\rm p}, R_{\rm n} - Widerstand des eingeschalteten PMOS- b. NMOS-Netzwerks; <math>C_{\rm L}$  – Lastkapazität).

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



$$u_{\rm y}\left(t\right) = \begin{cases} U_{\rm V} \cdot \left(1 - e^{-\frac{t}{\tau_{\rm ein}}}\right) & \text{mit } \tau_{\rm ein} = R_{\rm p} \cdot C_{\rm L} \\ U_{\rm V} \cdot e^{-\frac{t}{\tau_{\rm aus}}} & \text{mit } \tau_{\rm aus} = {\rm R_n} \cdot {\rm C_L} \end{cases}$$

Für die nachfolgenden Überschläge:

- Annäherung der Ein- und Ausschaltzeit durch  $au_{
  m ein}$  und  $au_{
  m aus}$
- Vernachlässigung, dass  $R_{p/n}$  von  $u_{p/n}$  abhängt<sup>4</sup>.

<sup>4</sup>Vereinfacht die Lösung der DGL auf der Folie zuvor erheblich und führt am Ende zur selben empirischen Abschätzung der Gatterverzögerung.



#### Inverter

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 45/135

#### Einschaltwiderstände eines Inverters



$$R_{\rm p} = 2^* \cdot R_{\rm NQ} \cdot \frac{l_{\rm p}}{w_{\rm p}}; \ R_{\rm n} = R_{\rm NQ} \cdot \frac{l_{\rm n}}{w_{\rm n}}$$

 $(R_{\rm NQ}$  – Einschaltwiderstand NMOS-Transistor mit w/l = 1; 2\* – PMOS-Transistoren haben bei gleicher Geometrie etwa den doppelten Einschaltwiderstand).

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

#### Ausgangskapazität $C_{\text{LA}}$ eines Inverters



Abschätzung über das Modell des Plattenkondensators:

$$C = \varepsilon \cdot \frac{A}{d}$$

( $\varepsilon$  - Dielektrizitätskonstante; A - Fläche; d - Abstand).

Unter den Annahmen Drain-Breite und Sperrschichtdicke konstant:

$$C_{\rm LA} = k_{\rm CA} \cdot (w_{\rm pA} + w_{\rm nA})$$

 $(w_{\dots A}$  – Transistorbreiten Treiber;  $k_{ ext{CA}}$  – Proportionalitätsfaktor).

#### Gate-Kapazitäten der getriebenen Lasttransistoren



Unter den Annahmen Drain-Breite und Sperrschichtdicke konstant, verhält sich die Summe der Gate-Kanal-Kapazitäten aller Lasttransistoren proportional zur Summe von deren Breiten:

$$C_{\rm LL} = k_{\rm CL} \cdot \left(\sum w_{\rm pL} + \sum w_{\rm nL}\right)$$

 $(\sum w_{...L} - Summe der Breiten der getriebenen Lasttransistoren; k<sub>CL</sub> - Proportionalitätsfaktor).$ 

# Grund- und lastabhängige Verzögerung $C_{\rm L} = C_{\rm LA} + C_{\rm LL} \approx k_{\rm CA} \cdot (w_{\rm pA} + w_{\rm nA}) + k_{\rm CL} \cdot \left(\sum w_{\rm pL} + \sum w_{\rm nL}\right)$ $t_{\rm ein} \approx \frac{2 \cdot R_{\rm NQ} \cdot l_{\rm pA}}{w_{\rm pA}} \cdot C_{\rm L}; \ t_{\rm aus} \approx \frac{R_{\rm NQ} \cdot l_{\rm nA}}{w_{\rm nA}} \cdot C_{\rm L}$ $t_{\rm ein} \approx t_{\rm aus} \approx \tau_{\rm A} + \tau_{\rm L} \cdot \frac{(\sum w_{\rm L})}{w_{\rm A}}$

Für  $t_{\rm ein} pprox t_{\rm aus}$ , d.h.  $w_{\rm p} pprox 2 \cdot w_{\rm n}$  betragen Grundverzögerung:

$$\tau_{\rm A} = \frac{R_{\rm NQ} \cdot l_{\rm nA} \cdot k_{\rm CA} \cdot (w_{\rm pA} + w_{\rm nA})}{w_{\rm nA}} = 3 \cdot R_{\rm NQ} \cdot l_{\rm nA} \cdot k_{\rm CA}$$

und lastabhängige Verzögerung (unabhängig von  $w_{\dots}$ ):

$$\tau_{\rm L} = \frac{R_{\rm NQ} \cdot l_{\rm nA} \cdot k_{\rm CL} \cdot (\sum w_{\rm pL} + \sum w_{\rm nL})}{\sum w_{\rm nL}} = 3 \cdot R_{\rm NQ} \cdot l_{\rm nA} \cdot k_{\rm CL}$$

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 49/135

#### Schätzen von $\tau_A$ und $\tau_L$ mit Ringinvertern

Ein Ring aus einer ungeraden Anzahl von Invertern schwingt mit einer Periodendauer gleich der Summe aller Ein- und Ausschaltzeiten:

$$T_{\rm P} = \sum_{i=1}^{N_{\rm Inv}} \left( t_{{\rm ein.}i} + t_{{\rm aus.}i} \right)$$





#### 1. Inverter



Bei vier identischen Invertern gilt für die Inverter mit einer Last  $\sum w_{\rm L} = w_{\rm A}$  und für den Inverter mit zwei Lasten  $\sum w_{\rm L} = 2 \cdot w_{\rm A}$ :  $T_{\rm P} = t_{\rm aus.1} + t_{\rm ein.2} + t_{\rm aus.3} + t_{\rm ein.1} + t_{\rm aus.2} + t_{\rm ein.3}$  $= 6 \cdot \tau_{\rm A} + 8 \cdot \tau_{\rm L}$ 

Zur getrennten Bestimmung von  $\tau_A$  und  $\tau_L$  ist ein weiterer Ringinverter mit baugleichen Invertern und mehr Lasten erforderlich.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



Im nachfolgenden Beispiel hat der zweite Ringinverter die doppelte Anzahl von Lasten:

einfacher Ringinverter

Ringinverter mit doppelter Lastanzahl



$$T_{P1} = 6 \cdot \tau_{A} + 8 \cdot \tau_{L}$$

$$T_{P2} = \underbrace{2 \cdot (\tau_{A} + 2 \cdot \tau_{L})}_{t_{ein.1} + t_{aus.1}} + \underbrace{2 \cdot (\tau_{A} + 2 \cdot \tau_{L})}_{t_{ein.2} + t_{aus.2}} + \underbrace{2 \cdot (\tau_{A} + 4 \cdot \tau_{L})}_{t_{ein.3} + t_{aus.3}}$$

$$= 6 \cdot \tau_{A} + 16 \cdot \tau_{L}$$

Daraus berechnet sich die Grund- und die lastabhängige Verzögerung wie folgt:

$$\begin{aligned} \tau_{\rm A} &= \frac{1}{6} \cdot (2 \cdot T_{\rm P1} - T_{\rm P2}) \\ \tau_{\rm L} &= \frac{1}{8} \cdot (T_{\rm P2} - T_{\rm P1}) \end{aligned}$$

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 52/135



#### Logikgatter

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 53/135



#### Gatter mit mehreren Eingängen

Bei Gattern mit mehreren Eingängen erfolgt die Auf- und Entladung der Lastkapazitäten über unterschiedliche Transistoren. Bei einer Reihenschaltung addieren sich die Ersatzwiderstände, über die der Gatterausgang umgeladen wird, und bei einer Parallelschaltung addieren sich die Kehrwerte.

$$\begin{array}{c|c} 1 \rightarrow \begin{matrix} 0 & \neg \neg \end{matrix} \\ 1 \rightarrow \begin{matrix} 0 & \neg \neg \end{matrix} \\ r_{\text{ges}} = r_1 + r_2 \end{array} \right| \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ 1 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \hline 1 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \bullet \end{array} \\ 0 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ 0 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline 1 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \bullet \end{array} \\ \hline 1 \rightarrow \begin{matrix} \bullet & \bullet \end{matrix} \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{matrix} \\ \hline \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array}$$
 \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \cr \end{array} \end{array} \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \cr \end{array} \\ \begin{array}{c} 1 \rightarrow \begin{matrix} \bullet & \bullet \end{array} \end{array} \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \cr \end{array} \\ \end{array} \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \\ \end{array} \\ \end{array} \\ \begin{array}{c} 1 \rightarrow \cr \end{array} \\ \\ \end{array} \\ \end{array} \\ \end{array} \\ \end{array} \\ \\ \end{array}

(r – relative Widerstandserhöhung gegenüber einem Standard-NMOS- bzw. PMOS-Transistor).



#### Empirische Modellerweiterung

Unter der vereinfachten Annahme, dass die »Stockung« die Kapazität am Gatterausgang nicht ändert, erhöhen sich die Verzögerungen proportional zur Widerstandsänderung  $r_{\rm p}$  bzw.  $r_{\rm n}$ :

$$\begin{aligned} t_{\rm ein} &= c_{\rm p} \cdot r_{\rm p} \cdot \left( \tau_{\rm A} + \tau_{\rm L} \cdot \frac{(\sum w_{\rm L})}{w_{\rm A}} \right) \\ t_{\rm aus} &= r_{\rm n} \cdot \left( \tau_{\rm A} + \tau_{\rm L} \cdot \frac{(\sum w_{\rm L})}{w_{\rm A}} \right) \end{aligned}$$

 $c_{\rm p}=\frac{w_{\rm p}}{2w_{\rm n}}$  – Korrekturfaktor für die Breite der PMOS-Transistoren. Aus der üblichen Optimierung

$$t_{\rm ein.\,max} \approx t_{\rm aus.\,max}$$

ergibt sich als Richtwert für das Verhältnis der Transistorbreiten:

$$w_{\rm p} \approx 2 \cdot \frac{r_{\rm p.\,max}}{r_{\rm n.\,max}} \cdot w_{\rm n}$$

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 55/135



#### Beispielschaltung



- Alle NMOS-Transistoren und alle PMOS-Lasttransistoren seien Standardtransistoren.
- Alle PMOS-Transistoren des Treibergatters sollen die 2/c<sub>P</sub>-fache Breite der NMOS-Standardtransistoren haben:

$$\begin{aligned} t_{\rm ein} &= c_{\rm P} \cdot r_{\rm p} \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L}) \\ t_{\rm aus} &= r_{\rm n} \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L}) \end{aligned}$$





$$\begin{aligned} t_{\rm ein} &= c_{\rm P} \cdot r_{\rm p} \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L}) \\ t_{\rm aus} &= r_{\rm n} \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L}) \end{aligned}$$

Der Parameter  $c_{\rm P}$  ist so festzulegen, das die maximale Einschaltzeit gleich der maximalen Ausschaltzeit und damit gleich der Gatterverzögerungszeit ist, im Beispiel  $c_{\rm p} = 1,5$  ( $w_{\rm p} = \frac{4}{3} \cdot w_{\rm n}$ ): maximale Verzögerung:  $t_{\rm d} \leq 3 \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L})$ minimale Haltezeit:  $t_{\rm h} \geq 1,5 \cdot (\tau_{\rm A} + 3 \cdot \tau_{\rm L})$ 

 $t_{
m h} \ll t_{
m d}$  für Gatter mit parallelen Transistoren unvermeidbar.



#### Puffer

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 58/135



#### Gepufferte CMOS-Gatter

 Die Verzögerung erhöht sich gegenüber einem einfachen Inverter als Treiber um die Stockungstiefe s (Anzahl der in Reihe geschalteten Transistoren) im NMOS-Netzwerk:

$$t_{\rm d} = s \cdot (\tau_{\rm A} + N_{\rm L} \cdot \tau_{\rm L})$$

- Die lastabhängige Verzögerung wächst mit dem Produkt aus Stockungstiefe s und Lastzahl N<sub>L</sub> =  $\frac{(\sum w_L)}{w_A}$ . Wenn alle PMOSund NMOS-Transistoren gleichbreit sind, ist die Lastanzahl die Anzahl der getriebenen Gattereingänge.
- Zur Minimierung der Verzögerung werden zwischen Gattern mit großer Stockungstiefe und großer Lastanzahl Inverter eingefügt.



3. Puffer

#### Pufferung



Im Beispiel verringern die zwei zusätzlichen Inverter die Gatterverzögerung von  $3 \cdot \tau_A + 27 \cdot \tau_L$  auf  $5 \cdot \tau_A + 9 \cdot \tau_L$ . Insbesondere ein Problem bei Taktleitungen für tausende Abtastregister, Schreib-, Auswahl- und Leseleitungen in Speichern, an die hunderte Speicherzellen angeschlossen sind, ...



#### Treiber für große Lastanzahl

Signale für sehr viele Lasten, z.B. Takt- und Initialisierungssignale, werden mit Treiberbäumen erzeugt, in denen sich die Transistorbreiten nach einer geometrischen Reihe erhöhen:





## Latches und Register

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 62/135



#### Latches und Register

Latches und Register dienen

- zur Abtastung der Signalwerte zu definierten Zeitpunkten und
- Aufbewahrung von Signalwerten über eine längere Zeit.

Besonderer Augenmerk ist auf die Signale, die die Zeitabläufe in einer Schaltung steuern zu legen:

- Taktsignale f
  ür Register,
- Übernahmesignale für Latches und
- asynchron wirkende Initialisierungssignale.

Diese müssen glitchfrei und mit tolerierbarem Zeitversatz an allen angesteuerten Speicherelementen ankommen (siehe auch später Taktversorgung).



#### Speicherzellen

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 64/135

#### Das Prinzip einer dynamischen Speicherzelle



Jedes Signal hat eine kurze Haltezeit, die durch Deaktivierung des Treibers (hochohmig schalten, Ausgabe Signalwert 'Z') bis zu mehreren Millisekunden verlängert werden kann. Danach muss der Inhalt aufgefrischt (gelesen und neu geschrieben) werden.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 65/135



#### Das Prinzip einer statischen Speicherzelle

Der Kern einer statischen Speicherzelle ist ein Ring aus zwei Invertern, der in einen von zwei stabilen Zuständen kippt und seinen Zustand beibehält. Eine solche bistabile Kippstufe wird auch als Flipflop bezeichnet.



Wie lässt sich der Zustand einstellen und ändern?



## RS-Flipflop

Bei Ersatz der Inverter durch NOR- bzw. NAND-Gatter erhält das Flipflop einen Setz- und einen Rücksetzeingang. Gleichzeitiges Setzen und Rücksetzen ist verboten, weil dann die negierte gleich der direkten Ausgabe ist und das Flipflop bei zeitgleicher Deaktivierung zufällig in einen der beiden Zustände kippt.



 $\operatorname{RS-Flipflop}\,(\operatorname{NAND})$ 



$$\begin{array}{c} S - \overline{\mathbf{S}} \\ R - \overline{\mathbf{R}} \end{array} \begin{array}{c} - y \\ \overline{\mathbf{O}} - \overline{y} \end{array}$$

Schaltsymbol des RS-Flipflops

Ansteuertabelle

R	S	y
0	0	Speichern
0	1	1
1	0	0
1	1	Vermeiden

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



## D-Flipflop

Bei einem D-Flipflop wird der Inverterring zum Beschreiben mit einem Multiplexer aufgetrennt. Während ein RS-Flipflop auf beiden Steuereingängen glitch-empfindlich ist, ist beim D-Flipflop nur der Freigabeeingang E empfindlich gegenüber Glitches<sup>5</sup>.



<sup>5</sup>Glitches auf dem R- und S-Signal können ein ungewolltes Rücksetzen oder Setzen und Glitches auf dem E-Signal eine Übernahme zu einem falschen Zeitpunkt bewirken.



#### D-Flipflop mit Initialisierungseingang

Eine Speicherzelle hat nach Zuschalten der Versorgungsspannung einen unbestimmten Anfangszustand (unbestimmt, 'U'). Speicherzellen insbesondere für die Zustandsspeicherung von Automaten benötigen deshalb einen zusätzlichen Setz- oder Rücksetzeingang, realisiert durch Erweiterung eines der Inverter zu einem NAND- oder NOR-Gatter.





#### Latches

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 70/135



#### Latch

Ein Latch ist eine Zusammenfassung von  $n \ge 1$  D-Flipflops mit gemeinsamem Freigabe- und bei einem initialisierbarem Latch, auch mit gemeinsamen Initialisierungseingang. In Abgrenzung zu einem Register erfolgt die Datenübernahme zustandsgesteuert.





## Zeitverhalten

- Übernahmeverzögerung um  $t_{\rm h}$  und  $t_{\rm d}$ .
- Speicherung gültiger Werte nur, wenn bei Deaktivierung von E alle Eingabesignale für mindestens eine Vorhaltezeit t<sub>s</sub> stabil anliegen.






#### Register

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 73/135



## Register und sein Zeitverhalten



- Halte- und Verzögerungszeit beziehen sich auf die Taktflanke.
- Signalwechsel und ungültige Werte im Abtastfenster invalidieren den gespeicherten Wert. (Siehe auch Foliensatz EDS-F2.)



#### Gepulstes Latch zur Taktflankenübernahme

Bei Ansteuerung mit kurzen Freigabeimpulsen kann ein Latch auch als Register dienen. Die Freigabeimpulse können z.B. mit der dargestellten Schaltung zur Glitch-Erzeugung aus dem Takt gebildet werden. Das so gebildete Register benötigt keine Vorhaltezeit  $t_{\rm s}=0$ , dafür aber eine Nachhaltezeit  $t_{\rm n}>0$ .



#### Register-Transfer-Funktion mit gepulsten Latches



Wegen der Nachhaltezeit des Latches  $t_{\rm n}>0$  ist von der Verarbeitungsfunktion eine Mindesthaltezeit zu fordern. Eine Schaltung mit gepulsten Latches als Register ist laufzeitkritischer als eine mit Master-Slave-Flipflops als Register (siehe nächste Folie). Da Zuverlässigkeit und Robustheit gegen Fehler in der Digitaltechnik meist wichtiger als Chipfläche sind, sind Schaltungen mit gepulsten Latches als Register weniger gebräuchlich.

# Master-Slave-Flipflop



Ein Master-Slave-Flipflop besteht aus zwei Flipflops. Vor der aktiven Taktflanke übernimmt der Master und der Slave speichert. Nach der aktiven Taktflanke gibt der Master die gespeicherten Daten an den Slave weiter. Die Eingabedaten brauchen eine Vorhaltezeit ( $t_{\rm s} > 0$ ), aber keine Nachhaltezeit ( $t_{\rm n} = 0$ ).

#### Register mit Taktversatz



Bei einem Register besteht zwischen den Takteingängen der einzelnen Speicherzellen immer ein geringer Taktversatz. Das Unsicherheitsfenster wird mit in der Vor- und Nachhaltezeit des Registers berücksichtigt.



Frühestmögliche Taktflanke als Bezugszeitpunkt:

$$\begin{aligned} t_{\rm sR} &= t_{\rm sZ} & t_{\rm hR} = t_{\rm hZ} \\ t_{\rm nR} &= t_{\Delta \rm T} & t_{\rm dR} = t_{\Delta \rm T} + t_{\rm dZ} \end{aligned}$$

Spätestmögliche Taktflanke als Bezugszeitpunkt:

$$\begin{aligned} t_{\rm sR} &= t_{\rm sZ} + t_{\Delta \rm T} \qquad t_{\rm hR} = t_{\rm hZ} - t_{\Delta \rm T} \\ t_{\rm nR} &= 0 \qquad \qquad t_{\rm dR} = t_{\rm dZ} \end{aligned}$$

(Index R steht für Register und Index Z für Speicherzelle.)

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### Freigabe- und Initialisierungseingang

```
signal x, y: std_logic_vector(n-1 downto 0);
signal E, I, T: std_logic;
...
process(I, T):
begin
    if I='1' then y <= aw;
    elsif E='1' and rising_edge(T) then y<=x;
    end if;
end process;
```



G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



# Taktversorgung

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 81/135



# Oszillator

Takte werden mit einem RC- oder Quarzoszillator erzeugt. Bei einem Quarzoszillator wird ein Inverter mit einem Quarz oder einem keramischen Schwinger rückgekoppelt. Quarzoszillatoren sind sehr frequenzstabil. Die relativen Abweichungen von der Sollfrequenz betragen  $\approx 10^{-5}$ . Am Eingang für den Anschluss des Quarzes an einen Schaltkreis kann auch ein Oszillator oder eine andere Taktquelle angeschlossen werden.



# Taktnetze



Taktnetze bestehen aus Treibern und Verbindungsnetzwerken, die die Taktsignale glitchfrei und mit geringem Taktversatz an alle Speicherzellen der Register verteilen. Für die Spartan-FPGAs aus der Übung sind Taktsignale entweder über Schaltkreisanschlüsse einzuspeisen, die Zugang zum Taktnetz haben, oder über BUFG-Treiber zu leiten. Sonst gibt es eine Warnung »kombinatorisch gebildeter Takt o.ä.<sup>6</sup>.

<sup>6</sup>Ignorieren dieser Warnungen kann schwer lokalisierbare Fehlfunktionen zur Folge haben.



## Phasenregelkreise



Der von einen spannungsgesteuerten Oszillator (VCO Voltage Controlled Oscillator) erzeugte und optional durch Q geteilte Takt wird mit dem optional durch P geteilten Referenztakt verglichen. Bei Phasenvorlauf von  $T_1$  gegenüber  $T_2$  verringert und bei Phasennachlauf erhöht der Integrator die VCO-Spannung und regelt so die VCO-Frequenz ein auf:

$$f_{\rm VCO} = f_{\rm Ref} \cdot \frac{Q}{P}$$

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### 3. Latches und Register



Phasenregelkreise werden zur Frequenzvervielfachung und Phasenausrichtung genutzt. Achtung, den Rest der Schaltung nach Spannungszuschaltung erst initialisieren und benutzen, wenn der Regelkreis mit Ready Phasengleichheit signalisiert.

Definierte Phasenverschiebungen (Zeitversätze) zwischen Taktsignalen sind z.B. mit einem Johnson-Zähler als VCO-Taktteiler erzeugbar (siehe nächste Folie). Gezeigt wird dort auch eine Lösung zur zielgerichteten Ausrichtung der aktiven Taktflanke eines Ausgabetakts zu den Änderungen ausgegebener Daten (vergl. F3, Abschn. 4.4 Datensynchronisation).



## Erzeugung phasenkorrigierter Taktsignale







# Blockspeicher

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 87/135



## Blockspeicher

Ein Blockspeicher besteht im Kern aus einer regelmäßigen 2D-Anordnung von flächenminimierten Speicherzellen. Die Grundfunktionen (nur lesbar, beschreib- und lesbar, ...) hängen von der Zellenfunktion ab. Die Zeilen- und Spaltenauswahl legt die Zugriffsmöglichkeiten fest (Zugriffsbreite, Portanzahl, ...).







- Festwertspeicher: nur einmal oder nur mit großem Zeitaufwand beschreibbar. Datenerhalt auch ohne Versorgungsspannung über Jahre.
- Schreib/Lese-Speicher: Schreibzeit in der Größenordnung der Lesezeit; Datenverlust ohne Betriebsspannung.
- Dynamische Speicher: Speichern in Kapazitäten; sehr hohe Speicherdichte, verlieren ihre Daten ohne Auffrischen nach wenigen Millisekunden.
- Mehrportspeicher: paralleler wahlfreier Zugriff.
- Assoziativspeicher: zusätzliche parallele Suchfunktion.



#### SRAM

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 90/135



#### Statische Schreib/Lese-Speicher (SRAM)



Die Speicherzelle ist ein Inverterring mit zwei Transistoren für die Lese-Schreib-Auswahl. Bei aktiviertem Zeilenauswahlsignal ist die Zelle mit den Spaltenleitungen verbunden, über die sie gesetzt, gelöscht oder gelesen werden kann.





Bei Zeilenauswahl  $(z_i = 1)$  bewirken die Spaltenansteuerungen

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

# Signalverläufe zum Lesen und Schreiben



- $\mathbf{a} \quad \mathrm{Adress signal}$
- $\mathbf{x}$  Eingangsdaten
- W Schreibsignal
- y Ausgabedaten
- t<sub>hy</sub> Lesehaltezeit
- $t_{\rm dv}$  Leseverzögerungszeit
- $t_{\rm sa}$  Adressvorhaltezeit
- $t_{na}$  Adressnachhaltezeit
- $t_{\rm sx}$  Datenvorhaltezeit
- $t_{\rm nx}$  Datennachhaltezeit
- $t_{\rm wr}$  Schreibpulsbreite

Die Halte- und Verzögerungszeiten von Speichern sind im Vergleich zu Gattern sehr groß, weil an den Zeilen- und Spaltenleitungen viele Lasten hängen. Das Schreibsignal darf nur bei gültiger Adresse und Einhaltung der Vor- und Nachhaltebedingungen aktiviert werden, sonst Risiko für schreiben auf falsche Adresse.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### Modell eines RAM-Schaltkreises



Schaltkreisanschlüsse:

- $\overline{oe}$  Ausgabefreigabesignal
- $\overline{cs}$  Schaltkreisauswahlsignal
- $\overline{wr}$  Schreibsignal
- adr Adresssignal

dat bidirektionales Datensignal

Verzögerung des Ausgabetreibers:

- $t_{\rm OZ}$ Deaktivierungsverzögerung
- $t_{\rm ZO}$  Aktivierungsverzögerung (im Beispiel unten  $2 \times 4$  ns)

Ein RAM als Schaltkreis hat zusätzlich eine Schnittstellenschaltung. Asynchrone RAMs haben typisch einen bidirektionalen Datenbus für die Ein- und Ausgabe und die low-aktiven Steuersignaleingänge  $\overline{cs}$ (Chip Select),  $\overline{wr}$  (Write) und  $\overline{oe}$  (Output Enable). Das Simulationsmodell besteht aus dem Modell für die Kernschaltung und der Beschreibung der Schnittstellenschaltung.



#### Schneller laufzeitkritischer RAM-Controller

4. Blockspeicher



Für die Nutzung eines SRAMs ist eine Schnittstellenschaltung mit dem grau unterlegten laufzeitkritischen Teil zu entwickeln. Die Laufzeiten dieser Teilschaltung müssen auf wenige Nanosekunden genau stimmen. Das geht nur mit einer Handverdrahtung mit Constraints oder dem MIG (Memory Interface Generator).



#### Einfach zu entwerfender RAM-Controller







#### 4. Blockspeicher



In dieser Lösung ist die Schaltung zur Generierung der Steuersignale für das Schreiben und Lesen ein Automat, dessen Ausgabeänderungen an Taktflanken ausgerichtet sind. Damit sind die Zeitbedingungen viel einfacher einzuhalten, insbesondere ohne eine Handverdrahtung.

#### sonst Stopp 111 100 *b*... W R1 $011 \ 000$ W2001 010 010,000W3 R3001 010 010,000R4011 100 010 101 sonst sonst Übergangsbedingungen: $b_{\rm w} = (W = 1)$ $b_r = (W=0) \wedge (R=1)$ Zusammensetzung des Ausgabevektors: $\overline{cs} \& \overline{wr} \& \overline{oe} \quad E_{\rm E} \& E_{\rm W} \& E_{\rm B}$

1. SRAM



#### Mehrport- und Assoziativspeicher

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 98/135

# Mehrportspeicher

Ein Mehrportspeicher erlaubt den zeitgleichen unabhängigen Zugriff auf Speicherplätze unterschiedlicher Adresse. Das verlangt Speicherzellen mit mehreren Paaren von Auswahltransistoren (4 Transistoren für den Inverterring und 2 Transistoren für jeden Port), einen Satz von Zeilen- und Spaltenleitungen sowie einen Zeilen- und einen Spalten-Decoder je Port.





# Assoziativspeicher

Ein Assoziativ- oder inhaltsadressierbarer Speicher ist ein Schreib-Lese-Speicher (RAM) mit einer zusätzlichen parallelen Vergleichsfunktion des Eingabevektors mit den Inhalten aller Speicherplätze. In der Zusatzbetriebsart »Vergleich« werden die Eingabedaten mit den zuvor geschrieben Inhalten aller Speicherplätze verglichen und die Adresse mit der ersten Übereinstimmung ausgegeben. Dazu erhält jede Speicherzelle zusätzlich 4 Transistoren für den Pull-Down-Zweig eines minimierten Bitvergleichers. Zeilenweises AND der Signale für Bitgleichheit.

Einsatz in Rechnern:

- Übersetzungspuffer von virtuellen in physikalische Adressen und
- Tag-Speicher<sup>7</sup> für mehrfach assoziative Caches.

<sup>7</sup>Der Tag ist Adressteil der Cache-Einträge.

#### 4. Blockspeicher 2. Mehrport- und Assoziativspeicher



Vergleichsschaltung auf Zellenebene (T7 bis T10)

 $f_{ij} = (\bar{r}_j \wedge \bar{x}_{ij}) \lor (\bar{s}_j \wedge x_{ij}) = (d_j \wedge \bar{x}_{ij}) \lor (\bar{d}_j \wedge x_{ij})$ 

Parallelschaltung innerhalb der Zeile:  $f_i = \bigvee_{i=1}^{N_{\mathrm{S}}} f_{ij}$ 

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

**Ś**ĿŔ



#### DRAM

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 102/13.



# DRAM-Zelle

DRAMs (Dynamic Random Access Memory) haben die kleinsten mit MOS-Technik realisierbaren Speicherzellen (nur ein NMOS- Transistor je Bit), sind dafür aber kompliziert anzusteuern.



Zum Schreiben wird der Schreibwert auf die Datenleitung gelegt und der Transistor eingeschaltet. Zum Schreiben einer Null arbeitet der Transistor normal, aber beim Schreiben einer Eins in einer »unvorteilhaften« Betriebsart, in der die Speicherkapazität  $C_{\rm S}$  nur auf eine Spannung  $u_{\rm CS} < U_{\rm V}$  aufgeladen wird  $(U_{\rm V}$  – Versorgungsspannung;  $u_{\rm CS}$  – Zellenspannung).



#### Lesen einer DRAM-Zelle



Das Lesen beginnt mit einem Ladungsausgleich zwischen Zelle und Datenleitung. Wegen der viel größeren Kapazität der Datenleitung  $C_x$  gegenüber der Kapazität der Speicherzelle  $C_S$  verringert sich die Amplitude auf wenige Prozent:

$$U_{\rm x}^{(+)} = \frac{C_{\rm S}}{C_{\rm S} + C_{\rm x}} \cdot \begin{cases} 0 & \text{für eine gespeicherte } *0 \ll \\ u_{\rm CS1} & \text{für eine gespeicherte } *1 \ll \end{cases}$$

Damit die Amplitudendifferenz auswertbar ist, darf an einer Datenleitung nur eine begrenzte Anzahl von Speicherzellen angeschlossen sein. Die Datenleitung muss vor jedem Lesevorgang entladen werden. Die Auswertung erfolgt über Differenzbildung.



DRAMs haben zwei symmetrische Hälften. Auf der einen Seite wird die Speicherzelle und auf der anderen Seite eine geladene Referenzzelle mit der halben Kapazität entladen. Die Spannungsdifferenz wird mit einer bistabilen Kippschaltung ähnlich einem RS-Flipflop ausgewertet. Das Lesen löscht die gespeicherte Information. Deshalb müssen die gelesenen Werte zurückgeschrieben werden.

#### Gesamter Leseablauf

- Datenleitungen entladen und Referenzkapazität aufladen.
- Ladungsausgleich.
- Differenz auswerten.
- Gelesene Werte zurückschreiben.





Bei jedem Lesevorgang wird eine komplette Zeile gelesen und wieder zurückgespeichert, egal wie viele Bits davon benötigt werden.

Zum Schreiben wird die Zeile mit dem adressierten Platz komplett gelesen, die zu schreibenden Bits verändert und zurückgeschrieben.

Eine DRAM-Zelle hat nur eine begrenzte Datenhaltezeit von wenigen Millisekunden. In dieser Zeit muss jede Zelle einmal gelesen und zurückgeschrieben werden. Das verlangt etwa 100.000 Refresh-Zyklen pro Sekunde, die zwischen den normalen Speicherzugriffen einzuschieben sind.

Ein DRAM-Schaltkreis enthält dafür eine Ablaufsteuerung. Die externe Ansteuerung eines DRAMs unterscheidet sich erheblich von der eines SRAMs. Insbesondere erfolgt der Lese- und Schreibzugriff meist blockorientiert und die übergeordnete Schaltung muss sich auf variable Wartezeiten einstellen.



4. Blockspeicher

#### 3. DRAM

#### Ansteuerung

- SFR Zeile auffrischen
- ACT Zeile aktivieren

RD Lesen

- RDA abschließendes Lesen
- WR Schreiben
- WRA abschließendes Schreiben
  - PR Seite schließen
  - <sup>(1)</sup> Vorbereitung für das Lesen der nächsten Zeile
  - $\rightarrow$  Zustandsübergang ohne Befehl



- Ubertragung der Zeilen- und Spaltenadressen nacheinander.
- Auffrischen hat Vorrang, kann Zugriff verzögern.
- Datenaustausch in größeren Blöcken sinnvoll.



#### Ansteuerung eines DDR-DRAMs<sup>8</sup>



za Zeilenadresse sar Spaltenadresse Leseoperation

 $i_i$  zu schreibende Daten

Die Aktivierung einer Zeile dauert relativ lange und erfordert die erste Hälfte der Adresse. Nach der Aktivierung ist ein schneller wahlfreier Zugriff mit der zweiten Adresshälfte auf den Zwischenspeicher möglich. Ein DRAM hat deshalb nur halb so viele Adressleitungen wie Adressbits.

<sup>8</sup>DDR-DRAM **D**ouble **D**ate **R**ate **D**ynamic **R**andom **A**ccess **M**emory.


Der DRAM-interne Ablauf wird mit Befehlen gesteuert (ACT, RD, WR, NOP (No **Op**eration) und Refresh). Im Beispielsignalverlauf werden nach der Aktivierung einer Zeile bei jeder Lese- und Schreibanforderung mehrere aufeinanderfolgende Bits abwechselnd mit der steigenden und der fallenden Taktflanke übertragen<sup>9</sup>.

 $^9$ Das verdoppelt die Datenrate und ist gemeint mit »Double Date Rate«.



#### Festwertspeicher

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 110/13



#### Das Prinzip von Festwertspeichern

Die Speicherelemente eines MOS-Festwertspeichers sind einzelne Transistoren, die durch Programmierung entweder ein- und ausschaltbar oder nur einen der beiden Schaltzustände haben.

- NOR-ROM: Parallelschaltung programmierter NMOS-Transistoren. Die Zeilenauswahlschaltung steuert pro Spalte nur den ausgewählten Transistor mit »1« und alle anderen mit »0« an. Die nicht ausgewählten Transistoren sind aus. Schaltet der ausgewählte Transistor nicht ein, sperrt die Parallelschaltung, sonst schaltet sie ein.
- NAND-ROM: Reihenschaltung programmierter Transistoren. Die Zeilenauswahlschaltung steuert den ausgewählten Transistor mit »0« und alle anderen mit »1« an. Die nicht ausgewählten Transistoren schalten ein. Wenn der ausgewählte Transistor nicht ausschaltet, schaltet die Reihenschaltung ein, sonst aus.



#### NOR-ROM



#### Schneller als der NAND-ROM.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)



#### NAND-ROM



# Flächensparender, weniger Stromverbrauch, aber langsamer als NOR-ROM.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 113/13.



#### Deaktivierung von Transistoren bei der Fertigung

NOR-ROM: Erhöhung der Einschaltspannung, z.B. durch belassen eines dicken Gate-Oxids:





 NAND-ROM: Kurzschluss von Drain und Source:





#### Elektrisch einstellbare Einschaltspannung

Transistoren mit elektrisch einstellbarer Einschaltspannung haben ein zweites vollständig im Gateoxid eingeschlossenes »Floating Gate«. Positive Ladungen auf dem »Floating Gate« vergrößern und negative verringern die Einschaltspannung. Die Datenhaltezeit für die Ladungen hat eine Größenordnung von 10 Jahren. Danach müssen derartige Speicher (Programmspeicher von Mikrorechnern, Memory-Sticks, etc.) aufgefrischt werden.





#### Elektrische Programmierung

Für das Auf- und Entladen der »Floating Gates« werden folgende physikalische Mechanismen genutzt:

- Heiße Elektronen: Elektronen mit sehr hoher Geschwindigkeit werden durch Gitterstreuungen zum Teil in das Gate abgelenkt und können so das »Floating Gate« negativ aufladen.
- Hochenergetische Strahlung (UV-Licht) erzeugt eine geringe Leitfähigkeit des Gateoxids, so dass sich die »Floating Gates« entladen können.

 Tunnelströme: Das ist ein quantenmechanisches Phänomen, bei dem Ladungsträger eine dünne Isolationsschicht, überwinden, indem sie plötzlich auf der anderen Seite sind. Voraussetzung sind sehr hohe Feldstärken. Geeignet zum Auf- und Entladen.

Heutige EE- (Electrically Erasable) PROMs nutzen letzteres.



#### Programmieren mit Tunnelströmen



Bei elektrisch programmier- und löschbarer Einschaltspannung haben die »Floating Gates« dünne Tunnelfenster (Dicke  $\approx 10 \text{ nm}$ ) zum Source oder Drain. Tunnelströme nehmen exponentiell mit der Spannung zu. Die Programmierung erfolgt mit einer stark überhöhten Spannung. Das Aufladen dauert in der Größenordnung von Millisekunden. Bei normaler Betriebsspannung ist die Datenhaltezeit etwa 10 Jahre.



Die interne Steuerung eines EEPROMs ist noch komplizierter als bei einem DRAM. Interner Spannungsvervielfacher zur Erzeugung der Programmierspannung. Kontrollfunktionen für die eingestellten Einschaltspannungen. Ablaufsteuerung, die den Programmiervorgang fortsetzt, bis die Einschaltspannungen der gerade programmierten Zellen im Soll-Bereich liegen. Rekonfigurationsmöglichkeiten zum Ersatz von Speicherblöcken mit defekten Zellen. Puffer für Schreibdaten und Funktionen für das zeitgleiche Beschreiben einer Pufferseite. ...

Ein Flash-Speicher ist ein EEPROM, in dem die Speicherzellen nicht einzeln, sondern nur in Blöcken gelöscht werden können. Das vereinfacht die interne Programmierung und Schaltung, spart Chipfläche und ist für viele Anwendungen ausreichend.



## Programmierbare Logikschaltkreise

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 119/13

#### Programmierbare Logikschaltkreise

Programmierbare Logikschaltkreise bestehen aus

- programmierbaren Logikblöcken,
- programmierbaren Verbindungsnetzwerken,
- programmierbaren Ein-/Ausgabeschaltungen, ...



Sie ersetzen Schaltungen, die früher aus vielen Schaltkreisen bestanden und sind hervorragend für Prototypen, Kleinserien und studentische Praktika geeignet.

#### Programmierbare Logikblöcke

Die Grundstruktur einer universell programmierbaren Logikfunktion ist ein programmierbarer Speicherblock aus einer UND-Matrix für die Zeilenauswahl und einer ODER-Matrix zur Verknüpfung von Zeilenauswahlsignalen.

Mit einer UND-Matrix, die für jede der  $2^n$  (n – Anzahl der Eingänge) genau eine Zeile auswählt, lässt sich jede beliebige Wertetabelle mit n-Eingabebits einprogrammieren.



#### Alternative ist eine programmierbare UND-Matrix.

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

#### Programmieren einer Beispielfunktion



Funktionen mit mehr als n Eingabebits werden aus mehreren Tabellenfunktionen zusammengesetzt und auf mehrere programmierbare Logikblöcke verteilt.

#### Abdeckung mit Tabellenfunktionen

Gegeben sein eine m > n-stellige Funktion. Diese soll aus n-stelligen Funktionen  $(n \in 3, 4, 5)$  zusammengesetzt werden. Aufstellung des Berechnungsflusses, z.B. als Ausdruck oder Entscheidungsbaum und Abdeckung von Teilgraphen mit nicht mehr als n Eingängen:



2-stellige boolesche Funktionen

Teilgraphen mit max. 4 Eingangsund einer Ausgangskante

Die Zusammensetzung aus mehreren n-stelligen Funktionen verlangt zusätzlich ein programmierbares Verbindungsnetzwerk.

5. Programmierbare Logikschaltkreise

Beispiel sei die Abdeckung einer 5-stelligen mit zwei 3-stelligen Logikfunktionen:

$$y = x_1 x_2 \left( x_3 \lor x_4 \lor x_5 \right)$$



Tabellenfunktion 1 :  $z = x_3 \lor x_4 \lor x_5$ Tabellenfunktion 2 :  $y = x_1 x_2 z$ 

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 124/13.

### 5. Programmierbare Logikschaltkreise

**XÌ** 



#### Programmierbare UND-Matrix

Bei der Schaltungsminimierung mit KV-Diagrammen oder nach Quine und McCluskey ist das Ergebnis eine ODER-Verknüpfung minimierter Konjunktionen.



Für die Programmierung so minimierter Ausdrücke ist eine Schaltungsstruktur, bei der programmierbare UND-Terme ODER-verknüpft werden, günstiger.

## ŴЙ

#### 5. Programmierbare Logikschaltkreise



Die UND-Matrix, ein Draht-UND hat programmierbare Transistoren für die direkten und negierten Werte aller Eingänge. Alle UND-Terme sind ODER verknüpft. Diese Struktur erlaubt bei gleicher Anzahl von Programmierstellen Funktionen mit mehr Eingängen, typ. 8 bis 16 Eingänge bei 4 bis 16 Produkttermen. Tabellenfunktionen in programmierbaren Schaltkreisen haben nicht mehr als 3 bis 5 Eingänge.

#### Weitere Programmierelemente

Logikschaltkreise mit programmierbarer UND-Matrix haben in der Regel zusätzlich eine programmierbare Ausgabeinvertierung, damit die Funktion auch nach den Nullen entwickelt werden kann:



Jede programmierbare Logikfunktion hat ein überbrückbares Abtastregister. Größere programmierbare Logikschaltkreise haben zusätzlich konfigurierbare Rechenwerke, Taktverteiler, Blockspeicher, Prozessorkerne, ...



 $6. \ Schaltungsentwurf \ mit \ FPGAs$ 

## Schaltungsentwurf mit FPGAs

G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 129/13

### Rechnereingabe in VHDL



- Projekt anlegen, einige Konfigurationen vornehmen, ...
- Beschreibung eingeben, Syntaxtest, optional Simulation, ...



#### Das Constraint-File

View 💿 🔯 Implementation 🖓 🌆 Simulation	1 net	"sw<0>"	<pre>loc="F12";</pre>
Hierarchy	2 net	"sw<1>"	loc="G12";
	3 net	"sw<2>"	loc="H14";
	4 net	"sw<3>"	loc="H13";
🖃 🔜 XCSS1000-41(250	5 net	"sw<4>"	loc="J14";
	6 net	"sw<5>"	loc="J13";
Logiki echinel dei	7 net	"sw<6>"	loc="K14":
	0 net	"eu/7>"	loc-"K13".
No Processes Running	8 nec	5w\72	10C- KIS ,
( No Processes Raining	9 net	"Ted<0>"	10C="K12";
Processes: Logikrechner.ucf	10 net	"led<1>"	<pre>loc="P14";</pre>
🖻 🎾 User Constraints	11 net	"led<2>"	loc="L12";
Edit Constraints (Text)	12 net	"led<3>"	<pre>loc="N14";</pre>

Die Constraint-Datei enthält alle zusätzlichen Informationen zur Vorgabe der Zielfunktion, die nicht in der VHDL-Datei stehen: die Pin-Namen der Schaltungsanschlüssen (s.o.), Taktfrequenz, ...



### Synthese

Berechnung einer Schaltung aus der VHDL-Beschreibung. Im Beispiel ist das trivial, weil die Schaltung nur aus vier Gattern besteht. Für größere Entwürfe wird die Zielfunktion mit Bitvektoren, arithmetischen Operatoren, Fallunterscheidungen, Unterprogrammen, ... beschrieben. Die Synthese muss daraus die logischen Funktionen extrahieren, optimieren, mit Teilschaltungen nachbilden, ...

Unser programmierbarer Schaltkreis hat statt Gatter als logische Grundbausteine Tabellenfunktionen (LUT Look-Up Table, kleine programmierbare Speicher). An den Anschlüssen werden Buffer eingefügt, die die internen kleineren Spannungspegel (0/1V) auf die größeren Anschlusspegel (0/2,5...3,3V) umsetzen.

#### 6. Schaltungsentwurf mit FPGAs





### Verdrahtung

Nach der Synthese folgt die Platzierung der einzelnen Funktionsblöcke und ihre Verdrahtung. Ein FPGA besteht aus konfigurierbaren Funktionsblöcken (LUTs), EA-Schaltungen, Multiplizierern, Blockspeichern (BRAM),... und programmierbare Verbindungsnetzwerken (VN).



G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)

23. Februar 2021 134/13



G. Kemnitz · Institut für Informatik, TU Clausthal (EDS F5)