Aufgabe 2.1

Ergebnis der Register-Transfer-Synthese

Die Synthese fasst die beiden Takte zu einem Bus zusammen und extrahiert eine Schaltung aus insgesamt fünf 8-Bit-Registern. Die Register vom Typ fd übernehmen ihre Eingabedaten mit der steigenden und die Register vom Typ fd_1 mit der fallenden Flanke des jeweiligen Taktes.

Testrahmen