Patente

    Patent

    Nummer

    Erfinder

    Schaltungsanordnung zur Fehlererkennung in reversiblen parallelen Datenfolgen.DD 279.333, 1990Kärger, R.; Kemnitz, G.
    Verfahren zur parallelen Programmierung von gemeinsam mit dem Prüfobjekt integrierten Testdatenauswerteschaltungen und Schaltungsanordnung zu seiner Realisierung.DD 282.039, 1990Kärger, R.; Kemnitz, G.
    Schaltungsanordnung zur Erweiterung der Anzahl der Eingänge für parallele Signaturanalysatoren.DD 282.532, 1990Kärger, R.; Kemnitz, G.
    "Built-in-self-test" - Verfahren und Schaltungsanordnung zu seiner Realisierung.DD 286.237, 1991Kärger, R.; Kemnitz, G.
    Modengesteuertes Testregister in CMOS-Technik.DD 287.791, 1991Kärger, R.; Kemnitz, G.

    Funktionskonvertierbare Speicherzelle.

    		DD 290.272, 1991Kärger, R.; Kemnitz, G.
    Verfahren zur Überwachung der Abarbeitung des Programmablaufs in Rechnerarchitekturen.DD 290.966, 1991Kärger, R.; Kemnitz, G.; Bimböse, T.
    Schaltungsanordnung zur Überwachung der Abarbeitung von Unterprogrammen in Rechnerarchitekturen.DD 290.967, 1991Kärger, R.; Kemnitz, G.
    Verfahren zur Überwachung des Programmablaufes in Rechnerarchitekturen.DD 291.176, 1991Kärger, R.; Kemnitz, G.
    Verfahren und Schaltungsanordnung zur Steuerung eines Betriebsruhestromtests.DE 41.17.493, 1992Kemnitz, G.
    Verfahren und Schaltungsanordnung zum Test von Speichern mit wahlfreiem Zugriff.DE 41.30.570, 1992Kärger, R.; Kemnitz, G.
    Verfahren und Schaltungsanordnung zum Test von Speichern mit wahlfreiem Zugriff.DE 41.30.572, 1992Kärger, R.; Kemnitz, G.; Kemnitz, K.