

# Elektronik II, Foliensatz 4 Feldeffekttransistoren <sub>G. Kemnitz</sub>

Institut für Informatik, Technische Universität Clausthal 9. Juli 2013

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 1/87



#### Inalt des Foliensatzes

Feldeffekttransistoren

- 1.1 MOSFET
- 1.2 Sperrschicht-Fet
- 1.3 Leistungsschalter
- 1.4 Kleinsignalmodell
- 1.5 Schaltverhalten
- 1.6 Aufgaben Grundschaltungen
- 2.1 Source-Schaltung
- 2.2 Drainschaltung
- 2.3 Gateschaltung
- 2.4 Aufgaben



## Feldeffekttransistoren

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 3/87



#### MOSFET

- Über der Halbleiteroberfläche befindet sich, isoliert durch eine dünne Oxidschicht, die Steuerelektrode, das Gate
- Die Gate-Kanal-Spannung steuert die Zustandsdichte der beweglichen Ladungsträger (Elektronen oder Löcher) und damit den Leitwert im Kanal.





#### Aufbau und Anschlüsse

n-Mosfet





Source: Quelle der beweglichen Ladungsträger

- Drain: Abfluss der beweglichen Ladungsträger
- SB- und DB-Übergang immer in Sperrrichtung
- $\blacksquare$ Vorzeichen  $U_{\rm DS}$  so, dass Ladungen zum Drain fließen
  - NMOS:  $U_{\rm DS} \ge 0$ ,  $I_{\rm D} \ge 0$
  - PMOS:  $U_{\rm DS} \leq 0, I_{\rm D} \leq 0$



### Sperrschicht-FET (Jfet und MesFet)



Steuerung der Kanalbreite über die Breite einer Sperrschicht:

- JFet (junction-fet) eines gesperrten pn-Übergangs
- MesFet (metal-semiconductor-fet) eines Schottky-Übergangs
- immer selbstleitend



#### Kennlinien und Symbole



G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 7/87



#### Feldeffekttransistoren







#### MOSFET

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 9/87



#### Feldeffekt (NMOS-Transistor)

- Gate-Isolator-Halbleiter  $\Rightarrow$  Plattenkondensator
- negative Gateladung führt zu einer Ansammlung positiver beweglicher Ladung unter dem Gate
- Source-Kanal- und Drain-Kanal-Übergang gesperrt





Positive Gatespannung kleiner der Einschaltspannung  $U_{\rm th}$ 

- wegdriften der Löcher;
- Anreicherung ortsfester Ladungen im Kanal
- Kanal bleibt gesperrt





Positive Gatespannung größer der Einschaltspannung

- Source-Kanal-Übergang wechselt in den Durchlassbereich
- der Kanal füllt sich mit beweglichen Elektronen
- bewegliche Ladung im Kanal  $\sim U_{\rm G} U_{\rm th}$





#### Einschaltspannung

Die Einschaltspannung eines MOS-Transistors :

$$U_{\rm th} = U_{\rm th.0} + \gamma \cdot \left(\sqrt{U_{\rm inv} - U_{\rm BS}} - \sqrt{U_{\rm inv}}\right) \tag{1}$$

 $(U_{\rm BS} - {\rm Bulk-Source-Spannung}).$ 

Parameter für einen Beispiel-CMOS-Prozess:

Spice	Bezeichnung	n-Kanal	p-Kanal	
VT0	Null-Schwellspannung	0,73	-0,75	V
GAMMA	${\it Substratsteuerfaktor}$	0,73	$0,56^{*}$	$\sqrt{V}$
$_{\rm PHI}$	Inversionsspannung	0,76	0,73	V
	Spice VT0 GAMMA PHI	SpiceBezeichnungVT0Null-SchwellspannungGAMMASubstratsteuerfaktorPHIInversionsspannung	SpiceBezeichnungn-KanalVT0Null-Schwellspannung0,73GAMMASubstratsteuerfaktor0,73PHIInversionsspannung0,76	SpiceBezeichnungn-Kanalp-KanalVT0Null-Schwellspannung0,73-0,75GAMMASubstratsteuerfaktor0,730,56*PHIInversionsspannung0,760,73

\* Beim PMOS-Transistoren sind  $\gamma$  und  $U_{\rm BS}$  negiert in Gl. 1 einzusetzen. Im Spice-Modell berücksichtigt.



#### Stromgleichungen – aktiver Bereich



• beweglichen Ladung im Kanal:

 $Q_{l}(y) = C_{l} \cdot (U_{GK}(y) - U_{th}) = C_{l} \cdot (U_{GS} - U_{th} - U(y))$ 

y Weg vom Source zum Drain
Q<sub>1</sub>(y) beweglichen Ladung für Wegstück dy
C<sub>1</sub> Gate-Kanal-Kapazität für Wegstück dy
U(y) Gate-Kanal-Spannung an der Stelle y

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



1. Feldeffekttransistoren

1. MOSFET

• Der Drainstrom ist ein Driftstrom:

$$I_{\rm D} = Q_{\rm l}\left(y\right) \cdot \mu \cdot E_{\rm y}$$

- $\mu$  Beweglichkeit
- $E_{\rm y}$  Feldstärke in Kanalrichtung
- $\mu \cdot E_{\mathrm{y}}$ Geschwindigkeit der Ladungsträger
- Die Feldstärke in Stromflussrichtung ist gleich der Spannungsänderung entlang des Kanals:

$$E_{\rm y} = \frac{d\,U\left(y\right)}{d\,y}$$

Alle Gl. zusammen ergeben eine DGL:

$$I_{\rm D} = C_{\rm l} \cdot \mu \cdot \left( U_{\rm GS} - U_{\rm th} - U\left(y\right) \right) \cdot \frac{dU\left(y\right)}{dy}$$



1. MOSFET



G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 16/87



$$I_{\rm D} = C_{\rm l} \cdot \mu \cdot \left( U_{\rm GS} - U_{\rm th} - U\left(y\right) \right) \cdot \frac{d U\left(y\right)}{d y}$$

 Die Integration beider Gleichungsseiten über die gesamte Kanallänge:

$$I_{\rm D} \cdot \int_0^L dy = C_1 \cdot \mu \cdot \int_0^L (U_{\rm GS} - U_{\rm th} - U(y)) \cdot \frac{dU(y)}{dy} \cdot dy$$
$$I_{\rm D} \cdot L = C_1 \cdot \mu \cdot \int_{\varphi(0)}^{\varphi(L)} (U_{\rm GS} - U_{\rm th} - U(y)) \cdot dU(y)$$
$$\operatorname{mit} \varphi(0) = 0 \text{ und } \varphi(l) = U_{\rm DS}$$
$$I_{\rm D} = \frac{C_1 \cdot \mu}{L} \cdot \left( (U_{\rm GS} - U_{\rm th}) \cdot U_{\rm DS} - \frac{U_{\rm DS}^2}{2} \right)$$

mit relativem Steilheitskoeffizient:

$$K' = \frac{C_1 \cdot \mu}{W}$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 17/87



$$I_{\rm D} = K' \cdot \frac{W}{L} \cdot \left( (U_{\rm GS} - U_{\rm th}) \cdot U_{\rm DS} - \frac{U_{\rm DS}^2}{2} \right)$$

Parameter für einen Beispiel-CMOS-Prozess:

Param.	Spice	Bezeichnung	n-Kanal	p-Kanal	
<i>K'</i>	Кр	relativer Steil-	69	23,6*	$\mu A/V^2$
		heitskoeffizient			

\*Bei PMOS-Transistoren ist der Steilheitskoeffizient in der Gleichung darüber negativ, damit ein negativer Strom herauskommt. Das Vorzeichen steckt aber offenbar schon im Modell des PMOS-Transistors:

$$I_{\rm D.PMOS} = -K' \cdot \frac{W}{L} \cdot (...)$$



1. MOSFET

#### Einschnürbereich



- Das Kanalende ist ausgeschaltet
- Die restliche Spannung  $U_{\rm DS} U_{\rm GS} + U_{\rm th}$  fällt über dem eingeschnürten Kanalstück ab.



- Die Länge des Einschnürbereichs regelt sich so ein, dass die ankommenden Ladungsträger zum Drain abfließen können.
- Der ankommende Strom  $I_{\rm D}$  hängt nicht von der Spannung über dem Einschnürpunkt ab.
- konstanter  $I_{\rm D}$ , gleiche Größe wie beim Übergang in den Einschnürbereich  $U_{\rm DS} = U_{\rm GS} U_{\rm th}$ :

$$I_{\rm D} = K' \cdot \frac{W}{L} \cdot \left( (U_{\rm GS} - U_{\rm th}) \cdot U_{\rm DS} - \frac{U_{\rm DS}^2}{2} \right)$$
  
für  $U_{\rm DS} = U_{\rm GS} - U_{\rm th}$   
$$I_{\rm D} = K' \cdot \frac{W}{2 \cdot L} \cdot (U_{\rm GS} - U_{\rm th})^2$$



#### Kanallängenmodulation und Early-Effekt

Steigende Drain-Source-Spannung: Ausdehnung Einschnürrpunkt. Kanalverkürzung. Beobachtbares Verhalten:



Korrekturterm nach Strahlensatz:  $\left(1 + \frac{U_{\text{DS}}}{U_{\text{A}}}\right) = \left(1 + \lambda \cdot U_{\text{DS}}\right)$ 

		, ,		
Param.	Spice	Bezeichnung	n-Kanal	p-Kanal
λ	LAMBDA	Kanallängen-Modu- lationsparameter	$0,033{ m V}^{-1}$	$0,055{ m V}^{-1}$



1. Feldeffekttransistoren

1. MOSFET

Strongleichung mit Early-Effekt

$$I_{\rm D} = K' \cdot \frac{W}{L} \cdot (1 + \lambda \cdot U_{\rm DS}) \cdot \begin{cases} 0\\ (U_{\rm GS} - U_{\rm th}) \cdot U_{\rm DS} - \frac{U_{\rm DS}^2}{2}\\ \frac{(U_{\rm GS} - U_{\rm th})^2}{2} \end{cases}$$

Sperrbereich aktiver Bereich Einschnürrbereich

Bahnwiderstände:



Spice	Bezeichnung	BC547B	BUV47	
RG	Gate-Bahnwiderstand	-	5,6	Ω
RS	Source-Bahnwiderstand	0,02	0,022	Ω
RD	Drain-Bahnwiderstand	25	0,022	Ω
	Spice RG RS RD	SpiceBezeichnungRGGate-BahnwiderstandRSSource-BahnwiderstandRDDrain-Bahnwiderstand	SpiceBezeichnungBC547BRGGate-Bahnwiderstand-RSSource-Bahnwiderstand0,02RDDrain-Bahnwiderstand25	SpiceBezeichnungBC547BBUV47RGGate-Bahnwiderstand-5,6RSSource-Bahnwiderstand0,020,022RDDrain-Bahnwiderstand250,022



- Ein Fertigungsprozess gibt statt der Einzelwiderstände Schichtwiderstände vor.
- Schichtwiderstand  $R_{\rm sh}$ : Widerstand einer quadratischen leitfähigen Schicht. Produkt aus Dicke und spezifischem Widerstand.
- Widerstand eines Schichtelements Länge L Breite W:

$$R = R_{\rm sh} \cdot \frac{L}{W}$$

Param.	Spice	Bezeichnung	NMOS	PMOS	
$R_{\rm sh}$	RSH	Drain-Source-Diffusions-	25	45	Ω
		schichtwiderstand			



1. MOSFET

#### Sperrströme der Bulkdioden



#### Parameter für die Sperrströme der Bulk-Dioden:

Param.	Spice	Bezeichnung	BSD215	IRF140	
$I_{\rm S}$	IS	Sättigungssperrstrom	125	1,3	pА
		Bulk-Dioden			
n	N	Emmisionskoeffizient der	-	-	
		Bulk-Dioden			



#### MOSFET in LT-Spice

- .model nmos1 nmos(Kp=69e-6 VT0=0.73 lambda=0.003  $\dots$ )<sup>1</sup>
- .model pmos1 pmos(Kp=23e-6 VT0=0.75 lambda=0.055 ...)

Param.	Spice	$\operatorname{Bezeichnung}$	n-Kanal	p-Kanal	
K'	Кр	relativer Steil-	69	-23,6	$\mu A/$
		${ m heitskoeffizient}$			
$U_{\rm th.0}$	VT0	Null-Schwellspannung	0,73	-0,75	V
$\gamma$	gamma	${\it Substratsteuerfaktor}$	0,73	0,56	$\sqrt{\mathrm{V}}$
$U_{\rm inv}$	$_{\rm PHI}$	Inversionsspannung	0,76	0,73	V
$\lambda$	lambda	Kanallängen-Modu-	$0,033{ m V}^{-1}$	$0,\!055{ m V}^{-1}$	
		lationsparameter			

<sup>1</sup>Erzeugt ein neues Modell, bei dem die explizit zugewiesen Parameterwerte die Standardwerte der Basismodelle, hier »nmos« und »pmos« überschreiben.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



### Festlegung der Geometrie

- Geometrieunabhängiges Modell definieren:
  - .modell nmos1 nmos(Kp=25µA/V<sup>2</sup> VT0=0.73 lambda=0.003 ...)
- MOS-Transistor »nmos4« auswählen
- Modell und Geometrieparameter eintragen.



G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



## Schaltung und Simmulationsergebnis







Kapazität vom Gate zum Kanal bzw. Bulk:

$$C_{\rm G} = \varepsilon_0 \cdot \varepsilon_{\rm SiO_2} \cdot \frac{L \cdot W}{d_{\rm ox}}$$

(ε<sub>0</sub> = 8,85 pF/m - Dielektrizitätskonstante Vakuum;
ε<sub>SiO2</sub> = 3,9 - relative Dielektrizitätskonstante von SiO<sub>2</sub>; L - Länge; W - Breite des Gates.)
Kapazität der Source- und Draingebiete zum Substrat:

$$C_{\rm BS/BD} = A \cdot C'_{\rm S} + u \cdot C'_{\rm R}$$

(A - Fläche; u - Umfang des Drain- bzw. Source-Gebiets).

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



#### 1. Feldeffekttransistoren

Param.	Spice	Bezeichnung	NMOS	PMOS	
$d_{ m ox}$	TOX	Oxiddicke	25	25	nm
$C'_{ m S}$	CJ	Sperrschicht-	360	340	$\mu F/m^2$
		Kapazitätsbelag			
$C'_{ m R}$	CJSW	Rand-	250	200	$\mathrm{pF/m}$
		Kapazitätsbelag			



$$C_{\rm G} = 8,85 \,\frac{\rm pF}{\rm m} \cdot 3.9 \cdot \frac{1\,\mu{\rm m} \cdot W}{25\,{\rm nm}} = W \cdot 1.55\,{\rm fF}$$

$$C_{\rm BS} = C_{\rm BD} = W \cdot 1.5\,\mu{\rm m}^2 \cdot 360\,\frac{\mu{\rm F}}{{\rm m}^2} + (2 \cdot W + 3\,\mu{\rm m}) \cdot 250\,\frac{\rm pF}{{\rm m}}$$

$$= W \cdot 1.04\,{\rm fF} + 0.75\,{\rm fF}$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 29/87



#### Kapazitäten im Simulationsmodell



AC-Simulation der kapazitiven Ströme und Umrechnung in Kapazitäten:  $|I_{-}(f)|$ 

$$C_{\dots} = \frac{|\underline{I}_{\dots}(f)|}{1\mathbf{V}\cdot 2\pi \cdot f}$$

• Die Gate-Kapazität wird offensichtlich zur Hälfte zu  $C_{\rm GS}$  und zur Hälfte zu  $C_{\rm GD}$  zugeordnet.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 30/87



1. MOSFET

#### Modell mit Kapazitäten

• Kapazitäten  

$$C_{GS} = C_{GD} = \frac{\varepsilon_0 \cdot \varepsilon_{SiO_2} \cdot L \cdot W}{2 \cdot d_{ox}}$$

$$C_{BS} = A_S \cdot C'_S + u_S \cdot C'_R$$

$$C_{BD} = A_D \cdot C'_S + u_D \cdot C'_R$$
• Stromgleichung mit Early-Effekt  

$$I_D = K' \cdot \frac{W}{L} \cdot (1 + \lambda \cdot U_{DS}) \cdot \begin{cases} 0 & \text{Sperrbereich} \\ (U_{GS} - U_{th}) \cdot U_{DS} - \frac{U_{DS}^2}{2} \\ (U_{GS} - U_{th})^2 \end{cases}$$
• Additional equation is the second se

 Bahnwiderstände und die Sperrströme der pn-Übergänge sollen im Weiteren bei integrierten Transistoren vernachlässigt werden.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



#### Durchbruchspannung

- Durchschlag des Gateoxids bei Mosfets ab etwa 10 bis 20 V; zerstörend; Wegen hohen Eingangswiderstand genügt bereits die Ladung beim Berühren.
- Bei Einzel-MOSFETs ohne Schutzschaltung Anschlüsse verbunden; Verbindung erst nach Einbau entfernen.
- Drain-Source-Durchbruch: 10 bis 40 V wegen hoher Feldstärke gleich Spannung durch Kanallänge:



#### ■ Spice-Parameter<sup>2</sup>?

<sup>2</sup>Wird so vom Simulationsmodell nicht unterstützt.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



#### Parasitärer Tyristor und Latch-up



- Die Schichtfolge npnp bildet eine Thyristor
- Wenn einer der parasitären Bipolartransistoren einen kurzen Basisstrom bekommt, liefert er dem anderen Basisstrom. Zünden. Selbsthaltend.
- Ausschaltbar nur durch Stromunterbrechung.
- Wirkt wie ein Kurzschluss zwischen Versorgungsspannung und Masse. Thermische Zerstörung des Bauteils.



- Potentielle Quellen für Zündströme: Eingangs- und Ausgangspotentiale < 0 oder  $> U_V$  über Eingangsschutzdioden oder die Bulkdioden am Ausgang.
- Bei Gefahr von unzulässigen Eingangsspannungen Reihenwiderstand  $\approx 100 \Omega$  zur Begrenzung des Stroms durch die Schutzdioden.





#### Sperrschicht-Fet

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 35/87



### Sperrschicht-Fets



- Weglassen des isolierten Gates
- Umbenennen Bulk in Gate

• Ersatz 
$$K'_{n} \cdot \frac{W}{L}$$
 durch  $2 \cdot \beta$ 

$$I_{\rm D} = 2 \cdot \beta \cdot (1 + \lambda \cdot U_{\rm DS}) \cdot \begin{cases} 0 & \text{Sperrbereich} \\ (U_{\rm GS} - U_{\rm Th}) \cdot U_{\rm DS} - \frac{U_{\rm DS}^2}{2} & \text{aktiver Bereich} \\ \frac{(U_{\rm GS} - U_{\rm Th})^2}{2} & \text{Einschnürrbereich} \end{cases}$$

Einfaches, aber nicht sehr genaues Modell.


### Simulation Kennline NJFET



Param.	Spice	Bezeichnung	2N3819	
β	beta	${\it Steilheitskoe} {\it ffizient}$	1,3m	$A/V^2$
$\lambda$	lambda	Kanallängenmodulation	2,25m	1/V
$U_{\rm th}$	VT0	${\it Null-Schwellspannung}$	-3	V

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 37/87



#### Leistungsschalter





gesteuerter Kanal — Driftstrecke

- $\begin{array}{c}
   I_{D} \\
   U_{Drift} \\
   D' \\
   G' \\
   G' \\
   G' \\
   S' \\
   S' \\
   G' \\
   S' \\
   S' \\
   S' \\
   G' \\
   S' \\$
- hohe Steilheit, kurze Kanallänge, geringe Drain-Source-Spannung
- Erhöhung der zulässigen  $U_{\text{GSmax}}$  durch zusätzliches niedrig dotiertes Driftgebiet zwischen Kanal und Drain, über dem ein Großteil der Drain-Source-Spannung abfällt
- $\blacksquare$ Durchbruchspannung ~ Länge des Driftgebiets
- Im aktiven Bereich wirkt die Driftstrecke wie ein selbstleitender Fet

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



#### MOSFET für hohe Ströme und Spannungen



- Bei Einzel-Mosfets paltzsparende vertikale Anordnung
- Der Kanal ist unter dem Gate.
- Die Driftstrecke geht nach unten.
- $\blacksquare$  Als 3D-Struktur Kanalbreiten bis zu  $1\,{\rm m}$



#### IGBT



Kombination aus MOSFET und Bipolatransistor

- Bipolartransistor mit breiter Basis für hohe Spannungsfestigkeit
- Basisstrom wird vom MOS-Transistor geliefert. Wenn eingeschaltet, von unten Injektion von Ladungsträgern in die und Deiferenien der Basis

 $n^-$ –Driftregion der Basis. G. Kemnitz - Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 41/87



#### Latch-Up-Gefahr:

 Bipolar- + zusätzlicher parasitären Transistor = Flächentyristor. Beim Zünden entsteht ein nicht mehr über das Gate ausschaltbarer Strom.

Anwendung als Schalter:

- Sperrspannung bis 6500 kV
- Durchlassstrom bis 3500 A
- Schaltfrequenz bis 200 kHz
- Schaltbare Verbraucherleistung bis 100 MW
- Verlustleistung im IGBT:
  - Durchlassspannung typ. 2,3 V
  - Ausschaltverzögerung durch die für Bipolartransistoren typ. Stromschleife.

#### IGBT-Modul für $1,2\,\mathrm{kA}$ und $3,3\,\mathrm{kV}$





### Kleinsignalmodell

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 43/87



#### Lineare Ersatzschaltung



Abschnürbereich:

$$I_{\rm D} = K' \cdot \frac{W}{L} \cdot (1 + \lambda \cdot U_{\rm DS}) \cdot \frac{(U_{\rm GS} - U_{\rm th})^2}{2}$$
$$U_{\rm th} = U_{\rm th.0} - \gamma \cdot \left(\sqrt{U_{\rm inv} - U_{\rm BS}} - \sqrt{U_{\rm inv}}\right)$$



$$I_{\rm D} = K'_{\rm n} \cdot \frac{W}{L} \cdot \left(1 + \lambda \cdot U_{\rm DS}\right) \cdot \frac{\left(U_{\rm GS} - U_{\rm th}\right)^2}{2}$$
$$U_{\rm th} = U_{\rm th.0} - \gamma \cdot \left(\sqrt{U_{\rm inv} - U_{\rm BS}} - \sqrt{U_{\rm inv}}\right)$$

Steilheit

$$S = \frac{dI_{\rm D}}{dU_{\rm GS}} \Big|_{\rm A} = K' \cdot \frac{W}{L} \cdot \underbrace{(1 + \lambda \cdot U_{\rm DS,A})}_{\approx 1} \cdot \underbrace{(U_{\rm GS,A} - U_{\rm th,A})}_{\sqrt{2 \cdot I_{\rm D,A} \dots}}$$
$$\approx K \cdot (U_{\rm GS,A} - U_{\rm th,A}) \approx \sqrt{2 \cdot K \cdot I_{\rm D,A}} \text{ mit } K = K' \cdot \frac{W}{L}(2)$$

• Ausgangswiderstand:

$$\frac{1}{r_{\rm DS}} = \left. \frac{d I_{\rm D}}{d U_{\rm DS}} \right|_{\rm A} = K_{\rm n}' \cdot \frac{W}{L} \cdot \lambda \cdot \frac{\left(U_{\rm GS.A} - U_{\rm th.A}\right)^2}{2} \approx \lambda \cdot I_{\rm D.A}$$

Substratsteilheit:

$$S_{\rm B} = \frac{d I_{\rm D}}{d U_{\rm BS}} \bigg|_{\rm A} = S \cdot \left. \frac{d U_{\rm th}}{d U_{\rm BS}} \right|_{\rm A} = \frac{S \cdot \gamma}{2 \cdot \sqrt{U_{\rm inv} - U_{\rm BS,A}}} \qquad (3)$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 45/87



### Für NMOS-Transistor $W = 3, K'_n = 69 \frac{\mu A}{V^2}, \dots$



9. Juli 2013 46/87



#### Einbeziehung der Kapazitäten



 Die Kapazitäten bewirken, dass für hohe Frequenzen die Verstärkung mit der Frequenz abnimmt.





Für Source, Drain und Substrat wechselspannungsmäßig auf Masse und einem Generatorwiderstand  $R_{g}$ :

- entfallen alle Kapazitäten, die Massepunkte verbinden
- die von der Substratspannung gesteuerte Quelle.

$$\underline{I}_{\rm D} = \frac{\underline{U}_{\rm g} \cdot S}{1 + j\omega R_{\rm g} \cdot (C_{\rm GS} + C_{\rm GD})} = \frac{\underline{U}_{\rm g} \cdot S}{1 + j\frac{f}{f_0}}$$

Übergangsfrequenz der Steilheit:

$$f_0 = \frac{1}{2\pi \cdot R_{\rm g} \cdot (C_{\rm GS} + C_{\rm GD})}$$



#### Schaltverhalten

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 49/87



#### Beispiel Inverterkette



Transistorsteilheiten und Kapazitäten berechnen sich aus den Abmessungen der Source-, Gate- und Draingebiete.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 50/87



#### Simulation des Schaltverhaltens



M1 – M4 Einzeltansistoren, M5 und M6 Parallelschaltung 2 Transistoren

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 51/87





- Peaks zu Beginn der Schaltvorgänge werden offensichtlich von C<sub>GD</sub> verursacht.
- $t_{d2} \approx 2 \cdot t_{d1}$ , weil V(Z2) die doppelte Last wie V(Z1) hat.



#### Folgerung 1

Logische Funktionen werden durch Reihen- und Parallelschaltung von Transistoren realisiert. Die Verzögerung ist umgekehrt proportional zur Steilheit und proportional zur kapazitiven Last. Die Kapazitiven Lasten nehmen proportional zu Breite\*Breite und die Steilheit mit Breite durch Länge zu. Einfach zu modellieren und zu entwerfen.



### Aufgaben

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 54/87



#### Kontrollfragen

- **1** Warum sind Sperrschicht-FETs selbstleitend?
- 2 Hat die Schwellspannung  $U_{\rm th}$  eines selbstsperrenden PMOS-Transistors einen positiven oder einen negativen Wert.
- **3** Was beschreibt der Kanallängen-Modulationsparameter  $\lambda$ ?
- Was ist ein Latch-up in einer CMOS-Schaltung? Woraus setzt sich der Flächentyristor zusammen und was passiert, wenn der Flächentyristor zündet?
- 5 Was ist ein IGBT, was sind seine wesentlichen Eigenschaften und was ist seine Hauptanwendung?
- 6 Was bewirkt die Driftstrecke zwischen Kanal und Drain von MOSFETs für hohe Spannungen?
- 7 Wie ist die Steilheit im Kleinsignalmodell eines MOS-Transistors definiert und was ist die Substratsteilheit?



- 1 Berechnen Sie für einen NMOS-Transistor mit  $Kp = 70 \,\mu \text{A}/\text{V}^2$  der Nullschwellspannung  $U_{\text{Th}} = 0,8 \,\text{V}$  ... die Steilheit und den Ausgangswiderstand im Arbeitspunkt  $U_{\text{GS},\text{A}} = 3 \,\text{V}.$
- 2 Berechnen Sie für einen NMOSFET mit den geometrischen Abnessungen in der nachfolgenden Abbildung und den geometrieunabhängigen Paramtern in der nachfolgenden Tabelle die Kapazitäten ...:

Param.	Spice	Bezeichnung	NMOS	PMOS	
$d_{\rm ox}$	TOX	Oxiddicke	25	25	nm
$C'_{\rm S}$	CJ	Sperrschicht-	360	340	$\mu \mathrm{F}/\mathrm{m}^2$
		Kapazitätsbelag			
$C'_{ m R}$	CJSW	Rand-	250	200	$\mathrm{pF/m}$
		Kapazitätsbelag			

3 Schätzen Sie für die nachfolgende JFET-Source-Schaltung

die Übertragungsfunktion.... zu Schwer? den G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



# Grundschaltungen

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 57/87



#### Grundschaltungen



G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



#### 2. Grundschaltungen

Genau wie bei Bipolartransistoren lassen sich für jede dieser Grundschaltungen:

- die Parameter der Transferfunktion
- die Übertragungsfunktion im Frequenzbereich
- die Übergangsfrequenz
- das Rauschen, der Klirrfaktor, ...

bestimmen. Die resultierenden Besonderheiten sind ähnlich zu denen der vergleichbaren Transistorschaltung:

- Source-Schaltung: normale Verstärker, Strom-/Spannungsgegenkopplung zur Linearisierung
- Drainschaltung: Impedanzkonverter
- Gate-Schaltung: Verstärker für hohe Frequenzen



#### Source-Schaltung

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 60/87



## Übertragungskennlinie



Verstärker nutzen den Abschnürbereich<sup>3</sup>:

$$\begin{split} I_{\rm D} &\approx \quad \frac{K}{2} \cdot (U_{\rm e} - U_{\rm th})^2 \\ U_{\rm a} &\approx \quad U_{\rm V} - \frac{K \cdot R_{\rm D}}{2} \cdot (U_{\rm e} - U_{\rm th})^2 \end{split}$$

Gilt für  $U_{\rm e} \geq U_{\rm th}$  und  $U_{\rm a} \geq U_{\rm e} - U_{\rm th}$ .

- $U_{e} < U_{th}$ : Sperrbereich
- $U_{\rm a} < U_{\rm e} U_{\rm th}$ : aktiver Bereich.

<sup>3</sup>Nachfolgender Überschlag ist ohne Kanallängenmodulation.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 61/87



#### Simulation



Die Kennlinie ist nichtlinear. Für Kleinsignalverstärker wird der Arbeitspunkt in der Mitte des Einschnürrbereichs gewählt.



#### Klirrfaktor



Eine näherungsweise quadratische Kennlinie:

$$U_{\rm a} \approx U_{\rm V} - \frac{K \cdot R_{\rm D}}{2} \cdot \left(U_{\rm e} - U_{\rm th}\right)^2$$

Hauptsächlich Oberwellen der doppelten Frequenz?

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 63/87



2. Grundschaltungen

Harmonic	Frequency	Fourier	Normalized	Phase
Number	[Hz]	Component	Component	[degree]
1	1.000e+03	4.615e-01	1.000e+00	-179.72°
2	2.000e+03	1.279e-02	2.772e-02	91.64°
3	3.000e+03	9.857e-03	2.136e-02	17.28°
4	4.000e+03	8.984e-04	1.947e-03	-111.24°
5	5.000e+03	4.568e-04	9.899e-04	104.30°
6	6.000e+03	6.210e-04	1.346e-03	160.23°
7	7.000e+03	2.262e-04	4.901e-04	147.54°
8	8.000e+03	5.054e-04	1.095e-03	168.58°
9	9.000e+03	8.046e-04	1.743e-03	93.23°
10	1.000e+04	4.306e-04	9.330e-04	165.59°
Total	Harmonic I	Distortion	3.516327%	

Höherer Frequenzen vernachlässigte Kanallängenmodulation?

$$egin{array}{rcl} I_{
m D}&=&K\cdot\left(1+\lambda\cdot U_{
m DS}
ight)\cdotrac{\left(U_{
m GS}-U_{
m th}
ight)^2}{2} \ U_{
m a}&=&U_{
m V}-rac{K\cdot R_{
m D}}{2}\cdot\left(U_{
m e}-U_{
m th}
ight)^2\cdot\left(1+\lambda\cdot U_{
m DS}
ight) \end{array}$$

0

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 64/87



### Oberwellen und Bandbegrenzung

Nutzsignal aus benachbarten Frequenzen, im Beispiel $95\rm kHz,$  100kHz und 105kHz:

• Was bewirken hier Nichtlinearitäten, z.B. Quadrierung?





2. Grundschaltungen



 u<sub>a</sub> enthält alle Summen- und Differenzfrequenzen von 95kHz, 100kHz und 105kHz: 5kHz, 10kHz, 190kHz, 195kHz, ...

• Unterdrückbar durch Bandbegrenzung.

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 66/87



#### Kle in signal ersatz schaltung



- Eingangswiderstand:  $\infty$
- Ausgangswiderstand:

$$r_{\rm a} = r_{\rm DS} \parallel R_{\rm D}$$

Verstärkung:

$$v_{\rm U} = -S \cdot r_{\rm a}$$

mit der Steilheit $^4$ 

$$S = \frac{dI_{\rm D}}{dU_{\rm GS}} = \frac{d\left(\frac{K}{2} \cdot \left(U_{\rm GS} - U_{\rm th}\right)^2\right)}{dU_{\rm GS}} = K \cdot \left(U_{\rm GS.A} - U_{\rm th}\right)$$

<sup>&</sup>lt;sup>4</sup>Term für Kanallängenmodulation vernachlässigt. G. Kemnitz - Institut für Informatik, Technische Universität Clausthal





.model nmos1 nmos(Kp=69e-6 Vto=0.75 lambda=3e-2 gamma=0.73 phi=0.76 )

Simulation mit .tf (V(a) Ve $\ll$ :

- Eingangswiderstand:  $\infty$  (berechnet wird  $10^{20} \Omega$ )
- Ausgangswiderstand:  $9,6 \text{ k}\Omega (r_{\text{DS}} \text{ fast vernachlässigbar groß})$
- Verstärkung:  $v_{\rm U} = -4.7$ . Probe  $v_{\rm U} = K \cdot (U_{\rm GS.A} U_{\rm th}) \cdot r_{\rm a}$ ;  $10 \cdot 69 \frac{\mu A}{V^2} \cdot (1.5 \, {\rm V} - 0.67 \, {\rm V}) \cdot 9.6 \, {\rm k}\Omega = -5.1$ . Abweichung vermutlich, weil Überschlag ohne Kanallängenmodulation.



## Übergangsfrequenz

 Ergänzen von C<sub>GS</sub> und C<sub>GD</sub> in der Kleinsignalersatzschaltung.



 $\blacksquare$  Umrechnung von  $C_{\rm GD}$  in Kapazitäten zum Emitter:







■ Gate-Source-Spannungsteiler:

$$\frac{\underline{U}_{\rm GS}}{\underline{U}_{\rm g}} = \frac{1}{1 + j\omega \cdot \frac{f}{f_{\rm SS1}}} \text{ mit } f_{\rm SS1} = \frac{1}{2\pi \cdot R_{\rm G} \cdot (C_{\rm GS} + (1 - v_{\rm U}) \cdot C_{\rm GD})}$$

• Ausgangsspannung in Abhängigkeit vom Drainstrom:

$$\frac{\underline{U}_{\rm a}}{\underline{I}_{\rm D}} = -\frac{R_{\rm L}'}{1 + j\omega \cdot \frac{f}{f_{\rm SS2}}} \text{ mit } f_{\rm SS2} = \frac{1}{2\pi \cdot R_{\rm L}' \cdot C_{\rm GD}}$$

• Übertragungsfunktion:

$$\frac{\underline{U}_{\mathrm{a}}}{\underline{U}_{\mathrm{g}}} = -\frac{S_{0} \cdot R_{\mathrm{L}}'}{\left(1 + j\omega \cdot \frac{f}{f_{\mathrm{SS1}}}\right) \cdot \left(1 + j\omega \cdot \frac{f}{f_{\mathrm{SS2}}}\right)}$$



#### Sourceschaltung mit Stromgegenkopplung



- Minderung der Verstärkung
- Minderung des Aussteuerungsbereiches
- Erhöhung der Linearität; Verringerung Klirrfaktor, hier bei 100 mV Eingangsamplitude von 2,8% auf 2,3% (nicht viel)

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal



### Transferfunction mit und ohne Stromgegenkopplung



Kontrollrechnungen: Die Steilheit beträgt hier etwa  $S_0 \approx 690 \, \frac{\mu A}{V^2} \cdot (1.6 \, V - 0.75 \, V) = 587 \, \mu S.$  Verstärkung ohne Gegenkopplung  $v_{\rm U} \approx -S_0 \cdot r_{\rm a} = -5.6$ . Wo kommt die Abweichung her? Bei Gegenkopplung Substratsteilheit berücksichtigen ... G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 72/87


# Übergangsfrequenz

In der Ersatzschaltung  $C_{\text{GS}}$  ergänzen und  $C_{\text{GD}}$  durch äquivalente Kapazitäten zum Source nachbilden:



• Über dem Source-Widerstand  $R_{\rm S}$  stellt die Stromquelle eine zu  $\underline{U}_{\rm GS}$  proportionale Spannung ein. Mit  $C_{\rm ers}$  zu einer skalierten Kapazität zusammenfassbar.

$$\frac{C_{\rm ers}}{1+R_{\rm S}\cdot S_0} \stackrel{\perp}{\perp} \underbrace{\underline{U}}_{\rm GS} \cdot (1+R_{\rm S}\cdot S_0)$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 73/87





Die gate-seitige Knickfrequenz erhöht sich um den Skalierungsfaktor:

$$f_{\rm SIK1} = f_{\rm SS1} \cdot (1 + R_{\rm S} \cdot S_0) = \frac{1 + R_{\rm S} \cdot S_0}{2\pi \cdot R_{\rm G} \cdot (C_{\rm GS} + (1 - v_{\rm U}) \cdot C_{\rm GD})}$$

Die drain-seitige Knickfrequenz bleibt unverändert:

$$f_{\rm SIK2} = f_{\rm SS2}$$



#### Drainschaltung

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 75/87



### Übertragungsfunktion

• Für  $U_{\rm th} < U_{\rm e} < U_{\rm V} + U_{\rm th}$  Einschnürrbereich. Variante 1: Verbindung des Substrats mit Source ( $U_{\rm BS} = 0$ ):

$$U_{\rm e} = U_{\rm a} + U_{\rm GS} = U_{\rm a} + \sqrt{\frac{2 \cdot I_{\rm D}}{K}} + U_{\rm th}$$



$$v_{\rm U} = 0.92, r_{\rm a} = 3.8 \, {\rm k}\Omega$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 76/87

2. Grundschaltungen

× K

• Variante 2: Verbindung Substrat mit Masse  $(U_{BS} = -U_a)$ :

$$U_{\rm e} = U_{\rm a} + U_{\rm GS} = U_{\rm a} + \sqrt{\frac{2 \cdot I_{\rm D}}{K}} + U_{\rm th.0} + \gamma \cdot \left(\sqrt{U_{\rm inv} + U_{\rm a}} - \sqrt{U_{\rm inv}}\right)$$



- Kleinsignalparameter mit ».tf V(a) Ve«:  $v_{\rm U} = 0.75$ ,  $r_{\rm a} = 3.5 \,\mathrm{k}\Omega$
- Substratsteuerfaktor senkt die Verstärkung
- Ausgangswiderstand ≪RS G. Kemnitz Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 77/87



#### Kleinsignalverhalten



- Der Stromanteil  $-S_0 \cdot u_a$  der Quelle wirkt Eingangsspannungsänderungen entgegen. Regelung. Schwingungsgefahr bei zu hoher Steilheit?
- Ausgangswiderstand  $r_{\rm a}$  geringer als  $R_{\rm S} \parallel r_{\rm DS}$ .
- $\blacksquare$  Für große Steilheiten strebt  $v_{\rm U}$  gegen eins.

Substrat mit Source verbunden:  $v_{\rm U} = 0.92$ ,  $r_{\rm a} = 3.8 \,\mathrm{k\Omega}$ Substrat mit Masse verbunden:  $v_{\rm U} = 0.75$ ,  $r_{\rm a} = 3.5 \,\mathrm{k\Omega}$ 



# Übergangsfrequenz

• Am Eingang liegt die Gate-Drain-Kapazität. Die Gate-Source-Kapazität liegt zwischen Ein- und Ausgang und ist wegen  $u_a \approx u_e$  vernachlässigbar:

• Übergangsfrequenz der Spannungsverstärkung:

$$f_{\rm V0} \approx \frac{1}{2\pi \cdot R_{\rm g} \cdot C_{\rm GD}}$$

• Für eine hohe Grenzfrequenz mehrere Drainschaltungen verketten. Erst eine mit sehr kleiner Transistorbreite (kleinem  $C_{\text{GD}}$  und  $S_0$ ), dann mit zunehmend größerer ...



#### Gateschaltung

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 80/87



## Übertragungsfunktion



.model nmos1 nmos(Kp=69e-6 Vto=0.75 lambda=3e-2 gamma=0.73 phi=0.76 )

- Steigende Eingangsspannung mindert  $U_{\text{GS}}$ , damit auch  $I_{\text{D}}$ , den Spannungsabfall über  $R_{\text{D}}$  und erhöht  $U_{\text{a}}$ .
- Bei sehr hoher Steilheit bleibt U<sub>GS</sub> nahezu konstant. Verstärkung v<sub>U</sub> = R<sub>D</sub>/R<sub>S</sub>. Wäre hier 10. Die Verstärung im Arbeitspunkt ist aber nur vier.
   <sup>G. Kemnitz · Institut für Informatik, Technische Universität Clausthal
  </sup>

9. Juli 2013 81/87



#### Kleinsignalverhalten

Ersatz des Transistors durch eine im Arbeitspunkt linearisierte spannungsgesteuerte Stromquelle und  $r_{\rm DS}$ .



• Eingangswiderstand:

$$\mathbf{r}_{\mathrm{e}} = \left. \frac{d \, u_{\mathrm{e}}}{d \, i_{\mathrm{e}}} \right|_{i_{\mathrm{e}}=0} \approx \frac{R_{\mathrm{D}} + r_{\mathrm{DS}}}{1 - S \cdot r_{\mathrm{DS}}}$$

Verstärkung:

$$v_{\rm U} = \left. \frac{d \, u_{\rm a}}{d \, u_{\rm e}} \right|_{i_{\rm a}=0} \approx S \cdot R_{\rm D}$$

• Ausgangswiderstand:

$$r_{\rm e} = \frac{d \, u_{\rm a}}{d \, i_{\rm a}} \approx R_{\rm D}$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

I

9. Juli 2013 82/87



## Übergangsfrequenz

Die Gate-Source- und die Drain-Source-Kapazität liegen zwischen Ein- bzw. Ausgang und Masse.  $r_{\rm DS}$ lässt sich durch  $r_{\rm e}$  nachbilden, der zur Abschätzung der Zeitkonstante parallel zu  $R_{\rm g}$  wirkt.



Für  $C_{\rm GS} \approx C_{\rm DS}$  und  $R_{\rm D} \gg R_{\rm g} \parallel r_{\rm e}$  hat die Drainseite die größere Zeitkonstante:

$$C_{\rm GS} \cdot R_{\rm g} \parallel r_{\rm e} \ll C_{\rm DS} \cdot R_{\rm D}$$

und bestimmt die untere Grenzfrequenz:

$$f_{\rm GS0} \approx \frac{1}{2\pi \cdot C_{\rm DS} \cdot R_{\rm D}}$$

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 83/87



### Aufgaben

G. Kemnitz · Institut für Informatik, Technische Universität Clausthal

9. Juli 2013 84/87



#### Aufgaben

 Begründen Sie anhand der Übertragungskennlinie einer Source-Schaltung, warum nur der Kennlinienbereich, in dem der Transistor im Einschnürrbereich arbeitet, von Verstärkern genutzt wird.

(Beim Übergang in den Sperrbereich und in den aktiven Bereich nimmt die Verstärkung drastisch ab.)

 Bestimmen Sie f
ür eine xxx-Schaltung den Eingangswiderstand, Ausgangswiderstand oder die Verst
ärkung.



#### Kaskadierte Drainschaltung

- In der nachfolgenden Schaltung (2x Drainschaltung) seien die Kanallängen der Transistoren jeweils 1μm. Der Steilheitsparameter je μm Transistorbreite sei 70 μA/V<sup>2</sup>·μm und die Gate-Source-Kapazität je μm Transistorbreite 1 fF/μm.
   Wie ist die Transistorbreite von T2 zu wählen, damit die
- Wie ist die Transistorbreite von T2 zu wählen, damit die Gesamtschaltung einen Ausgangswiderstand von  $100 \Omega$  hat?
- Welche Eingangskapazität resultiert daraus für T2.
- Wie ist die Transistorbreite von T1 zu wählen, damit beide RC-Glieder in der Ersatzschaltung dieselbe Übergangsfrequenz haben? (Für die Lösung fehlen Formeln in den Folien!)



#### Granzfrequenz Gateschaltung

- Wie ändert sich die Steilheit mit dem Drainstrom.
- In der nachfolgenden Schaltung nimmt der Steilheitsparameter und die Drain-Source-Kapazität proportional mit der Transistorbreite zu. Wie ändert sich das Verstärkungs-Bandbreiteprodukt mit der Transistorbreite?